近日，佳能宣布其位于日本宇都宮市的光刻設(shè)備生產(chǎn)基地擴(kuò)建工程已圓滿收官。這座占地 6.7 萬平方米的新工廠，計劃將于今年 9 月正式投入生產(chǎn)。

據(jù)日媒報道，這是自2004年該光刻機(jī)工廠落成后，時隔21年的首次擴(kuò)建。此次投入 500 億日元（約合23.94億人民幣），彰顯了佳能在半導(dǎo)體制造領(lǐng)域的勃勃雄心。此外，在全球 AI 浪潮下，光刻設(shè)備市場格局正發(fā)生著微妙變動。

我們都知道，在半導(dǎo)體制造流程里，光刻設(shè)備處于極為關(guān)鍵的位置，其作用是將設(shè)計好的電路圖案精準(zhǔn)地轉(zhuǎn)移到硅晶圓上，光刻的精度直接決定了芯片的性能與集成度。

長期以來，ASML在EUV光刻機(jī)市場極高的技術(shù)壁壘，使其幾乎壟斷了高端光刻設(shè)備市場。而佳能、尼康等日系廠商在競爭中逐漸落后于 ASML。

雖然目前佳能在光刻機(jī)領(lǐng)域依然只存在中低端市場，不過目前來看，其在生產(chǎn)成本與能耗控制方面，特別適合AI產(chǎn)業(yè)催生的半導(dǎo)體需求。

目前，佳能正持續(xù)優(yōu)化傳統(tǒng)深紫外光刻（DUV）設(shè)備性能。在原有的生產(chǎn)線上，佳能引入了新一代高精度激光光源技術(shù)，使得 193nm 波長曝光能力提升至 8nm 以下制程水平。這一改進(jìn)顯著增強(qiáng)了 DUV 設(shè)備在成熟制程芯片制造中的競爭力。

像驅(qū)動 IC、電源管理芯片、MCU、功率器件等 90nm 以上節(jié)點的 “成熟制程” 芯片制造，DUV 設(shè)備都能發(fā)揮重要作用。并且，由于 DUV 設(shè)備技術(shù)成熟，開發(fā)成本相對較低，在全球晶圓代工產(chǎn)能中，成熟制程（28nm 以上）產(chǎn)能比預(yù)計在 2023 - 2027 年維持在約 70%，這意味著 DUV 設(shè)備在未來相當(dāng)長的時間內(nèi)仍有廣闊的市場空間。

另一方面，佳能加速推進(jìn)自主研發(fā)的納米壓印光刻系統(tǒng)（NIL）。

納米壓印光刻技術(shù)摒棄了傳統(tǒng)光刻復(fù)雜的光學(xué)系統(tǒng)，通過物理壓印的方式直接將電路圖案復(fù)制到晶圓上，就如同蓋章一般。

這種技術(shù)路線優(yōu)勢明顯，能將傳統(tǒng)光刻工藝的工序步驟減少 40%，在成本控制和能耗效率方面表現(xiàn)卓越。以 ASML 的 EUV 光刻機(jī)為例，其單臺售價高達(dá) 2 億，維護(hù)費每年上千萬，而佳能的納米壓印設(shè)備價格僅為其十分之一左右，能耗更是低至 EUV 的 10%。在技術(shù)指標(biāo)上，2023 年佳能推出的 FPA - 1200NZ2C 設(shè)備，線寬能夠達(dá)到 14nm，足以滿足 5nm 制程芯片的制造需求，并且納米壓印技術(shù)理論上能壓出 1nm 線寬，佳能更是計劃下一步將線寬做到 10nm 。目前，三星電子已在 3nm 工藝中對 NIL 技術(shù)展開驗證，臺積電也將其列為下一代備選方案，這表明納米壓印技術(shù)正逐步獲得行業(yè)的認(rèn)可。

新工廠的投產(chǎn)將極大地擴(kuò)充佳能的產(chǎn)能。

據(jù)報道，預(yù)計到 202 年，新工廠年產(chǎn)能將達(dá)到 120 臺。結(jié)合宇都宮現(xiàn)有基地和阿見工廠，佳能光刻設(shè)備的總產(chǎn)能將突破 330 臺。這一數(shù)字相較于 2024 年 233 臺的出貨量，增長近 42%，直逼 ASML 當(dāng)前年產(chǎn) 400 臺的產(chǎn)能規(guī)模。

雖然在代表高端芯片制造能力的 EUV 領(lǐng)域，ASML 憑借 92% 的市場份額占據(jù)絕對統(tǒng)治地位，但佳能在納米壓印賽道的發(fā)力，正在悄然改變市場競爭態(tài)勢。據(jù)世界半導(dǎo)體貿(mào)易統(tǒng)計組織（WSTS）預(yù)測，2026 年全球半導(dǎo)體市場規(guī)模將達(dá) 7607 億美元，其中 AI 芯片相關(guān)需求占比將突破 35%。在這個價值千億美元的細(xì)分市場中，佳能試圖憑借差異化技術(shù)路徑搶占先機(jī)。

行業(yè)分析師指出，佳能的戰(zhàn)略正在重塑光刻機(jī)市場的競爭維度。

短期內(nèi)，佳能憑借 DUV 設(shè)備性價比高的優(yōu)勢，進(jìn)一步鞏固在成熟制程市場的份額。從中長期來看，依托納米壓印技術(shù)，佳能能夠開辟中低端 AI 芯片制造的新賽道。這種策略既避免了與 ASML 在 EUV 領(lǐng)域的正面沖突，又牢牢抓住了 AI 算力基建爆發(fā)帶來的市場機(jī)遇。

據(jù) IDC 測算，2025 年全球 AI 服務(wù)器出貨量將達(dá) 460 萬臺，對應(yīng)的光刻設(shè)備需求缺口超過 1500 臺，這為佳能的技術(shù)轉(zhuǎn)型提供了廣闊的施展空間。

隨著 Chiplet 技術(shù)和異構(gòu)集成趨勢的加速發(fā)展，光刻設(shè)備的需求不再局限于單一的先進(jìn)制程，而是朝著多元化解決方案的方向轉(zhuǎn)變。佳能此時加大在納米壓印領(lǐng)域的投入，恰好趕上 AI 算力基礎(chǔ)設(shè)施建設(shè)的關(guān)鍵窗口期。

本文作者：jh

記得星標(biāo)微信公眾號：鎂客網(wǎng)（im2maker），更多干貨在等你