Serder速率從56G向112G甚至224G演進,銅纜傳輸速率也將向224Gbps發(fā)展， 目前以太網速率已從1Gbps提升至800Gbps，未來將向1.6Tbps方向發(fā)展。 Serder速率和以太網速率究竟什么關系？為何提到高速銅纜有說224G，也有說 800Gbps,今天我們給各位說說看 。

以太網速率標準演進趨勢

Serder速率與以太網速率的關系可通過以下分析進行說明

SerDes 全稱是 Serializer（串行器）/Deserializer（解串器），是一種主流的時分多路復用（TDM）、點對點（P2P）的串行通信技術。在發(fā)送端，它將多路低速并行信號轉換成高速串行信號，通過光纜或銅線等傳輸媒體傳輸，到達接收端后，再把高速串行信號重新轉換成低速并行信號。

在 SerDes 流行之前，芯片之間大多依靠系統(tǒng)同步或源同步并行接口傳輸數據。但隨著技術發(fā)展，傳統(tǒng)并行接口弊端盡顯。一方面，并行接口需要大量的連接線，，引腳數目多，布線復雜，不僅占用大量電路板空間，還極易引發(fā)布線沖突。而且，并行數據傳輸時，每個 bit 的傳播延時難以保證一致，時鐘到達不同芯片的延時也不同，這些因素大大限制了數據傳輸速度的提升，同步開關噪聲（SSN）問題更是成為提高傳輸帶寬的瓶頸。

相較而言，SerDes 技術優(yōu)勢突出。它充分利用通信信道容量，極大減少了所需的傳輸信道和器件引腳數目，使得信號傳輸速度顯著提升，通信成本大幅降低。以常見的 DDR3 - 1600 為例，16bits 位寬的線速率為 1.6Gbps * 16 = 25Gbps，卻需要 50 個引腳；而一個 SerDes 通道僅使用 4 個引腳（Tx + /- ，Rx + /- ），目前的 FPGA 就能做到高達 28Gbps 的傳輸速率。同時，SerDes 采用差分傳輸方式，抗噪聲、抗干擾能力強，能有效降低開關噪聲，并且具備強大的擴展能力，功耗和封裝成本也更低。

SerDes 技術的結構剖析

速率演進關系

Serder是高速銅纜傳輸技術中的關鍵組件，其速率從56Gbps演進至112Gbps，甚至更高（如224Gbps）以匹配以太網速率的提升。目前以太網速率已從1Gbps提升至800Gbps，未來將向1.6Tbps方向發(fā)展。例如：

800G以太網對應Serder速率112Gbps（800/56=1.43，近似為2倍提升）；

若未來達到224Gbps以太網，Serder速率需提升至224Gbps（224/56=4倍提升）。

在通信系統(tǒng)中，SerDes（Serializer/Deserializer）速率和以太網數據速率之間的關系取決于具體實現和協(xié)議標準。以下是兩者的關鍵概念及典型對應關系：

SerDes速率基本定義：

SerDes是一種將并行數據轉換為高速串行信號的接口技術，其速率通常指單條串行通道的線速率（單位：Gbps）。例如，一個10 Gbps的SerDes通道每秒傳輸10Gbit的原始串行數據。

以太網數據速率定義：

以太網標準定義的速率是有效數據吞吐量單位：Mbps/Gbps），即MAC層可用的實際數據速率，不包括物理層編碼開銷（如前導碼、幀間隔等）。

速率對應關系

以太網的實際線速率需考慮編碼開銷（如8B/10B、64B/66B等），因此SerDes速率通常高于以太網標稱速率。常見對應關系如下：

關鍵點：

編碼開銷會導致SerDes速率高于以太網標稱速率（如1GbE需要1.25 Gbps的SerDes）。

高速以太網（如100GbE）通常通過多通道SerDes實現（如4×25 Gbps或10×10 Gbps）。

示例說明

10GbE與SerDes：

標稱10 Gbps的以太網，因64B/66B編碼（開銷約3%），實際需要SerDes運行在10.3125 Gbps。

100GbE與4×25G SerDes：

通過4條25.78125 Gbps的SerDes通道實現100 Gbps的有效數據速率。

SerDes速率需根據以太網標準的編碼方案和通道數量調整，通常滿足：

理解這一關系對高速接口設計（如FPGA或ASIC中的PHY配置）至關重要。

平臺近期組織的活動

*若有意向成為本次盛會的合作伙伴，請盡快聯(lián)系我們預定*

加”高速銅纜供應鏈溝通群“加客服申請

工程參考學習資訊

更多關于最新的線纜行業(yè)發(fā)展訊息，請關注我們的微信公眾號！我們將第一時間搜尋到行業(yè)前沿訊息和您一起分享！不做盈利用途，文中觀點都是基于公開數據及信息，僅供交流，不構成投資建議！