“敏捷性是 Altera 公司的‘DNA’，因此 Agilex 的產(chǎn)品能為開(kāi)發(fā)者提供靈活應(yīng)對(duì)的能力，使其跟上不斷變化的標(biāo)準(zhǔn)和工作負(fù)載?！苯?，Altera業(yè)務(wù)管理負(fù)責(zé)人Venkat Yadavalli表示。

當(dāng)前，F(xiàn)PGA的應(yīng)用正在不斷增加。不僅數(shù)據(jù)量在不斷增長(zhǎng)，數(shù)據(jù)復(fù)雜程度也在與日俱增。ASIC的開(kāi)發(fā)成本亦在不斷增加，這給業(yè)內(nèi)增加了一些不確定因素，同時(shí)，AI在邊緣計(jì)算中發(fā)揮的作用也在持續(xù)提升。各行各業(yè)對(duì)于安全的要求也在不斷提升，由于AI工作負(fù)載具有較多不確定性因素，相關(guān)標(biāo)準(zhǔn)也越來(lái)越嚴(yán)苛，這提升了對(duì)于FPGA的采用程度。目前，F(xiàn)PGA 已經(jīng)成為終端市場(chǎng)和各類應(yīng)用中的關(guān)鍵技術(shù)。而AI正在影響這些市場(chǎng)和應(yīng)用，這使得并行處理、安全性以及自主實(shí)時(shí)決策的重要性正在日益提升。FPGA的優(yōu)勢(shì)在于具有可編程性、可靠性，以及能對(duì)相關(guān)功能進(jìn)行很好的控制。因此，F(xiàn)PGA 在這些領(lǐng)域中能夠提供高度靈活、可編程的創(chuàng)新能力，是各行業(yè)的理想解決方案。

為此，Altera 推出了全新FPGA軟硬件解決方案，以便進(jìn)一步拓展可編程邏輯在工業(yè)、視覺(jué)、通信及數(shù)據(jù)中心等領(lǐng)域的應(yīng)用廣度與擴(kuò)展能力。

目前，Altera Agilex FPGA 全線產(chǎn)品已經(jīng)進(jìn)入量產(chǎn)階段，其中包括集成 ARM 處理器子系統(tǒng)的 Agilex 5 和 Agilex 3 SoC FPGA。Altera 推出的功耗與成本優(yōu)化型 SoC FPGA，主要面向邊緣 AI 及傳統(tǒng)軟硬件協(xié)同處理等應(yīng)用，憑借低延遲、高度集成和卓越能效，能夠加速 FPGA 在相關(guān)場(chǎng)景的部署落地。

對(duì)于邊緣 AI 推理、4K/8K 視頻處理及 5G/6G 無(wú)線通信等需要更高性能、更大容量和更高內(nèi)存帶寬的應(yīng)用場(chǎng)景，Altera 將端 Agilex 5 D 系列 FPGA 與 SoC 進(jìn)行了升級(jí)。其邏輯單元密度最高提升至 2.5 倍，能為這些高需求場(chǎng)景提供更強(qiáng)的算力支持。最高密度的 Agilex 5 D 系列 FPGA 單顆器件可集成多達(dá) 160 萬(wàn)個(gè)邏輯單元，并配備更高比例的 DSP 模塊與邏輯密度，以及更大的內(nèi)存帶寬，能夠滿足高性能且空間受限的應(yīng)用需求。同時(shí)，Altera 還將所有 Agilex 5 D 系列 FPGA 的 DDR5 接口速度提升至最高 5,600 MT/s，LPDDR5 接口速度提升至最高 5,500 MT/s，相比此前規(guī)格提升了 25%。內(nèi)存接口速度的提升將顯著提高數(shù)據(jù)吞吐量，并能大幅提升各類終端應(yīng)用的整體系統(tǒng)性能。此外，Agilex 5 D 系列產(chǎn)品引入了后量子密碼學(xué)安全啟動(dòng)功能，結(jié)合業(yè)界領(lǐng)先的設(shè)計(jì)安全特性，為用戶提供增強(qiáng)的安全保障。目前，用戶可通過(guò) Quartus Prime 軟件，使用部分 Agilex 5 D 系列器件進(jìn)行設(shè)計(jì)。

Altera Quartus Prime Pro 25.3：編譯速度與 Fmax 性能再創(chuàng)新高

作為此次大會(huì)宣布的重點(diǎn)進(jìn)展之一，Altera 還發(fā)布了 Quartus Prime 軟件 25.3 版本。該版本通過(guò)提供最新的設(shè)計(jì)工具，能夠縮短 FPGA 設(shè)計(jì)時(shí)間并加速產(chǎn)品上市。

在最新發(fā)布的 Quartus Prime 軟件 25.3 版本中，用戶可以搶先體驗(yàn) Altera 第四代系統(tǒng)集成工具 ——Visual Designer Studio。其通過(guò)自動(dòng)化設(shè)計(jì)流程中 IP 模塊的連接，加速了 IP 集成，并能夠根據(jù)用戶設(shè)計(jì)需求自動(dòng)推薦 IP 路由，應(yīng)用有效的 IP 連接以確保功能正常。Visual Designer Studio 具有用戶友好的拖放式塊視圖，允許用戶將 IP 塊和 RTL 代碼直接可視化地放置到設(shè)計(jì)中，并能快速追蹤 FPGA 內(nèi)的數(shù)據(jù)路徑。與純 RTL 設(shè)計(jì)相比，Visual Designer Studio 可將 FPGA 設(shè)計(jì)的啟動(dòng)時(shí)間從 5 天大幅縮短至 2 小時(shí)。之所以能夠?qū)崿F(xiàn)這一速度上的躍升，是因?yàn)檫@套工具是一款集成型工具。在設(shè)計(jì)和實(shí)施過(guò)程中，能把不同IP很好地拼接整合在一起。這些IP可能是一個(gè)軟IP、也可能是一個(gè)硬IP，亦有可能是客戶自創(chuàng)的IP。這套工具可以把所有IP很好地整合在一起，以更好的交互式方式通過(guò)拖放來(lái)完成整合。由于后端引擎非常了解接口，因此可以通過(guò)IO環(huán)設(shè)置的方式來(lái)拼接IP，從而能夠大幅縮短開(kāi)發(fā)時(shí)間。

相較于 25.1.1 版本，Quartus Prime 軟件 25.3 版本縮短了 6% 的編譯時(shí)間，使得自 Agilex 7 FPGA 投產(chǎn)以來(lái) (23.1 版本)，總編譯時(shí)間累計(jì)縮短了 27%。同時(shí)，在保持高 Fmax 性能 (25.1.1 版本) 的前提下，設(shè)計(jì)平均可減少 6% 的自適應(yīng)邏輯模塊使用量。得益于持續(xù)的編譯器和架構(gòu)優(yōu)化，即使器件已投入生產(chǎn)，Quartus 軟件也能夠助力設(shè)計(jì)人員將更多邏輯集成到 FPGA 中。盡管具體結(jié)果可能因設(shè)計(jì)方案而異，但大多數(shù)用戶都有望體驗(yàn)到更快的編譯速度、更低的資源占用以及更少的時(shí)序收斂迭代，從而加速?gòu)?fù)雜 FPGA 項(xiàng)目的上市進(jìn)程。

據(jù)了解，Altera Quartus Prime 軟件 25.3 版本現(xiàn)已開(kāi)放下載，同時(shí)發(fā)布的還有 Altera FPGA AI Suite 25.3 最新版本，該套件旨在加速 AI 模型在 FPGA 中的集成。此外，F(xiàn)PGA AI 套件可以通過(guò) OpenVINO 工具套件連接，這是一個(gè)開(kāi)放性的標(biāo)準(zhǔn)，能夠支持 PyTorch 框架。同時(shí)，AI 開(kāi)發(fā)人員也可以在 FPGA 中使用 TensorFlow 框架。

Venkat Yadavalli 表示：“Altera 的全棧式產(chǎn)品系列組合不僅包括硬件設(shè)備，我們也正在持續(xù)投資先進(jìn)的軟件，這些軟件可以幫助客戶按需來(lái)進(jìn)行硬件設(shè)備的使用、擴(kuò)展和調(diào)整。例如，得益于 Agilex 產(chǎn)品組合系列中完全相同的架構(gòu)和工具，開(kāi)發(fā)者可以先使用 Agilex 7 系列，并隨著需求的變化隨時(shí)切換到 Agilex 5 系列或 Agilex 3 系列。”

FPGA 將在機(jī)器人領(lǐng)域擁有更多用武之地

目前，機(jī)器人的發(fā)展如火如荼，該領(lǐng)域也涌現(xiàn)了很多新需求。機(jī)器人的實(shí)時(shí)性非常關(guān)鍵，這也意味著確定性延遲是至關(guān)重要的，而且還要兼顧相關(guān)功能的安全性。對(duì)于機(jī)器人的操作系統(tǒng)來(lái)說(shuō)，需要加快操作系統(tǒng)與實(shí)時(shí)性以及安全性相關(guān)的功能，同時(shí)能夠針對(duì)工作負(fù)載進(jìn)行更好的整合。機(jī)器人需要非常靈活的 IO 系統(tǒng)，而 FPGA 可以兼容不同的 IO 標(biāo)準(zhǔn)，也可以采用不同的 IO 總線。

此外，固定式機(jī)器人需要在不同方向進(jìn)行移動(dòng)，所以需要不同類型的確定性延遲，這就意味著系統(tǒng)還需要在不同的操作協(xié)議中運(yùn)行，在這一方面 FPGA 同樣可以發(fā)揮很大的效用。在安全方面，機(jī)器人操作系統(tǒng)需要在瞬間做決策，與此同時(shí)還需要與下一個(gè)機(jī)器人進(jìn)行協(xié)調(diào)，并與整個(gè)操作車間進(jìn)行協(xié)調(diào)，而 FPGA 也可以滿足這些要求。

除了能夠滿足固定式機(jī)器人的要求之外，自由移動(dòng)的機(jī)器人需要和傳感器進(jìn)行集成，并且需要使用攝像頭來(lái)實(shí)現(xiàn)四處移動(dòng)。由于傳感器的類型各不相同，因此傳感器的集成對(duì)于 FPGA 來(lái)說(shuō)是一個(gè)較大的工作量。具體來(lái)說(shuō)，不同類型的攝像機(jī)會(huì)給到不同的反饋信息，而且需要進(jìn)行實(shí)時(shí)處理，此外還有其他傳感器需要進(jìn)行跟蹤管理。而在這個(gè)場(chǎng)景之中，F(xiàn)PGA 也是一個(gè)最佳選項(xiàng)。

除能滿足這些功能性要求之外,FPGA 還可融入一些 AI 功能，例如預(yù)測(cè)性學(xué)習(xí)。如能充分利用 FPGA 的功能，那么完全可以滿足不同類型機(jī)器人的不同要求?？傮w而言，隨著機(jī)器人市場(chǎng)的不斷發(fā)展，F(xiàn)PGA 也會(huì)迎來(lái)更多新功能，以便滿足更多的需求?！傲硗?，在機(jī)器人內(nèi)部控制方面，Altera 也將繼續(xù)提供相關(guān)解決方案?！盫enkat Yadavalli 表示。

構(gòu)建完善的 FPGA 生態(tài)，加速產(chǎn)品上市

Altera 所構(gòu)建的合作伙伴生態(tài)，在優(yōu)化 FPGA 開(kāi)發(fā)體驗(yàn)、簡(jiǎn)化開(kāi)發(fā)流程方面發(fā)揮著重要作用。目前，Altera 解決方案合作伙伴加速計(jì)劃(ASAP)已吸引超過(guò) 300 家注冊(cè)合作伙伴加入。通過(guò)該計(jì)劃，開(kāi)發(fā)者可獲得經(jīng) Altera 認(rèn)證的 IP、軟件、硬件及設(shè)計(jì)服務(wù)，有效降低設(shè)計(jì)復(fù)雜度，并將產(chǎn)品上市周期最多縮短 50%。與此同時(shí)，Venkat Yadavalli 表示：“Altera 一直有一個(gè)堅(jiān)定的信念，就是專注于提供全棧 FPGA 解決方案，我們希望全面覆蓋高端、中端、低端，并提供整體的軟件棧。未來(lái)，Altera 會(huì)全面專注于打造全棧式 FPGA，以便覆蓋所有的高端、中端和低端系列。我們會(huì)將 FPGA 技術(shù)持續(xù)應(yīng)用到云端和邊緣計(jì)算的應(yīng)用中，同時(shí)我們會(huì)更加專注于將 Altera 解決方案以更快的速度推向市場(chǎng)。”