1Mbist

MBIST是Memory Build-In-Self Test的簡稱，意為存儲(chǔ)器內(nèi)建自測試?！皟?nèi)建”的含義是指針對存儲(chǔ)器的測試向量不是由外部測試機(jī)臺(tái)生成，而是由內(nèi)建的存儲(chǔ)器測試邏輯自動(dòng)產(chǎn)生，并進(jìn)行結(jié)果的對比。MBIST測試中，只需要從機(jī)臺(tái)通過JTAG標(biāo)準(zhǔn)接口下達(dá)測試的指令，就可以從TDO接口獲取測試結(jié)果。

1.1MBIST測試的框架

MBIST測試的框架由測試控制、硬件向量生成、比較器組成。

當(dāng)測試控制模塊接收到開始測試的指令后，首先會(huì)切換存儲(chǔ)器的輸入輸出到測試模式，同時(shí)啟動(dòng)硬件向量生成模塊開始產(chǎn)生和給出測試激勵(lì)，同時(shí)計(jì)算存儲(chǔ)器的輸出期待值。存儲(chǔ)器接收到測試向量之后，會(huì)間隔執(zhí)行寫/讀/使能的操作，遍歷測試所有地址下每個(gè)bit單元的寫/讀功能。最后，通過Q端輸出的讀取值，會(huì)與測試控制模塊計(jì)算的期待值進(jìn)行比較，是否正確的結(jié)果反饋到測試控制模塊。

1.2TESSENT MBIST測試的框架

Tessent MBIST（Memory Built-In Self-Test）是一種用于存儲(chǔ)器測試的內(nèi)建自測試技術(shù)，廣泛應(yīng)用于集成電路設(shè)計(jì)中。它通過在芯片內(nèi)部集成測試邏輯，實(shí)現(xiàn)對存儲(chǔ)器的自動(dòng)測試和故障診斷，提高產(chǎn)品質(zhì)量和可靠性。Tessent MBIST包含TAP（Test Access Port）、BAP（BIST Access Port）、SIB（Segment Insertion Bit）、TMB（Tessent Memory BIST Controller）、MBIST Controller、Memory Interface等組件。

TAP 是基于 IEEE 1149.1 標(biāo)準(zhǔn)的測試訪問端口，用于從外部測試設(shè)備（如 ATE）接收測試指令，并將其轉(zhuǎn)換為 IJTAG 掃描鏈信號，然后傳遞給后續(xù)模塊。TAP 是 MBIST 測試的入口點(diǎn)，負(fù)責(zé)啟動(dòng)和控制整個(gè)測試流程。

SIB 可以開啟或關(guān)閉其對應(yīng)的 IJTAG 掃描鏈，控制存儲(chǔ)器是否進(jìn)入測試狀態(tài)。SIB 提供了一種機(jī)制，允許在測試過程中選擇性地啟用或禁用特定的存儲(chǔ)器模塊。

BAP 作為 SIB和 MBIST Controller 之間的接口，負(fù)責(zé)將 SIB 的指令傳遞給 MBIST Controller。BAP 確保測試指令能夠正確地從 TAP 傳遞到 MBIST Controller。

MBIST Controller 包含狀態(tài)機(jī)邏輯和測試向量生成邏輯，負(fù)責(zé)控制存儲(chǔ)器的測試流程。狀態(tài)機(jī)邏輯：管理測試的不同階段，如初始化、測試執(zhí)行和結(jié)果報(bào)告。測試向量生成：生成用于測試存儲(chǔ)器的測試向量，并計(jì)算預(yù)期的輸出值。結(jié)果匯總：將測試結(jié)果匯總并通過 IJTAG 掃描鏈移出到 TDO 端口。

比較器（Comparator）用于比較器將存儲(chǔ)器的實(shí)際輸出與預(yù)期值進(jìn)行比較，檢測是否存在故障。如果實(shí)際輸出與預(yù)期值不一致，比較器會(huì)報(bào)告故障。比較結(jié)果會(huì)反饋到 MBIST Controller，用于匯總測試結(jié)果。測試向量生成器（Test Pattern Generator）生成用于測試存儲(chǔ)器的測試向量。計(jì)數(shù)器（Counter）用于生成存儲(chǔ)器的地址和控制測試流程的時(shí)序，為存儲(chǔ)器提供地址信號，確保所有存儲(chǔ)器位置都被測試。解碼器（Decoder）解碼器將輸入的控制信號轉(zhuǎn)換為存儲(chǔ)器測試所需的特定信號，確保測試向量和控制信號符合存儲(chǔ)器的規(guī)格要求。

Tessent MBIST 的測試流程。初始化：TAP 接收外部測試指令并啟動(dòng) MBIST 測試。測試向量生成：MBIST Controller 生成測試向量并將其應(yīng)用到存儲(chǔ)器。存儲(chǔ)器操作：存儲(chǔ)器執(zhí)行寫入和讀取操作，遍歷所有地址和數(shù)據(jù)位。結(jié)果比較：比較器將存儲(chǔ)器的實(shí)際輸出與預(yù)期值進(jìn)行比較，檢測故障。結(jié)果匯總：MBIST Controller 匯總測試結(jié)果并通過 IJTAG 掃描鏈移出。

MBIST測試中的關(guān)鍵指示信號有RUN、GO、DONE信號，由MBIST Controller結(jié)合狀態(tài)機(jī)和比較器的比較結(jié)果來給出。RUN信號指示當(dāng)前Controller以及下屬的Memory進(jìn)入測試狀態(tài)（MBIST Mode）；GO=1信號指示開始向下屬的Memory輸出測試向量，測試開始，=0指示測試有比較器報(bào)出Fail；DONE=1信號指示MBIST測試已結(jié)束。GO和DONE信號結(jié)合起來，可判定出當(dāng)前Controller下屬M(fèi)emory的測試情況。GO一直未拉高或DONE一直未拉高：Controller執(zhí)行有誤；GO拉高后，DONE尚未拉高：Memory測試執(zhí)行中，尚未出錯(cuò)；GO拉高后在DONE拉高前回落：有Memory測試失敗；GO拉高后，DONE拉高：Memory測試正確通過。

2Memory Interface

Memory Interface也是TESSENT MBIST的重要組件。在RTL中一般存在Func Memory Interface邏輯。

Memory Interface（存儲(chǔ)器接口）是連接處理器或其他數(shù)字電路與存儲(chǔ)器（如 SRAM、DRAM、Flash 等）的橋梁，其主要功能是提供數(shù)據(jù)傳輸和控制信號，確保存儲(chǔ)器的讀寫操作能夠正確執(zhí)行。

存儲(chǔ)器接口通常由以下幾個(gè)關(guān)鍵部分組成。地址總線（Address Bus）：用于傳輸存儲(chǔ)器的地址信息，指定要訪問的存儲(chǔ)器單元位置。數(shù)據(jù)總線（Data Bus）：用于在處理器和存儲(chǔ)器之間傳輸數(shù)據(jù)。讀使能控制信號（Read Enable, OE）：用于控制存儲(chǔ)器的讀操作。寫使能控制信號（Write Enable, WE）：用于控制存儲(chǔ)器的寫操作。片選控制信號（Chip Select, CS）：用于選擇特定的存儲(chǔ)器芯片。接口電路（Interface Circuit）：負(fù)責(zé)存儲(chǔ)器與外部設(shè)備之間的通信連接，包括物理接口和通信協(xié)議。電源管理電路（Power Management Circuit）：負(fù)責(zé)管理存儲(chǔ)器的電源供應(yīng)，確保穩(wěn)定可靠地供電。

3TESSENT Memory ShareBus

在現(xiàn)代集成電路設(shè)計(jì)中，CPU、NPU、GPU 等關(guān)鍵模塊對性能要求極高，對功耗、時(shí)序、面積都非常敏感，是整個(gè)芯片設(shè)計(jì)的瓶頸。傳統(tǒng)的 MBIST 設(shè)計(jì)插入的額外電路會(huì)對功能時(shí)序收斂帶來負(fù)面影響，而且會(huì)造成布線擁堵，給芯片性能和物理設(shè)計(jì)帶來挑戰(zhàn)。

ShareBus 是一種在 MBIST 架構(gòu)中用于復(fù)用測試數(shù)據(jù)通道的機(jī)制，允許多個(gè)存儲(chǔ)器共享同一組測試數(shù)據(jù)總線，從而減少 MBIST 控制器與存儲(chǔ)器之間的專用連接線數(shù)量這種設(shè)計(jì)使得一個(gè) MBIST 控制器加上一組共享總線就能驅(qū)動(dòng)多個(gè)存儲(chǔ)器，極大地提高了資源利用率。

下圖是一種sharebus設(shè)計(jì)示意圖，memory cluster是關(guān)鍵模塊，內(nèi)部時(shí)序緊張，而interface的外側(cè)路徑則為非關(guān)鍵路徑，時(shí)序較為放松，margin比較大。在interface之外非關(guān)鍵路徑插入mbist controller和tap控制器，復(fù)用cluster內(nèi)部功能總線對memory進(jìn)行讀寫測試，這種設(shè)計(jì)對整個(gè)系統(tǒng)性能影響較小，降低布線難度。

為共享總線生成的嵌入式測試硬件包括 MBIST 控制器、存儲(chǔ)器接口以及虛擬存儲(chǔ)器和粘合邏輯等額外模塊。存儲(chǔ)器 BIST 共享總線硬件如下圖所示。每個(gè)共享總線memory cluster分配有一個(gè)專用的 MBIST 控制器。虛擬存儲(chǔ)器對應(yīng)于共享總線存儲(chǔ)器集群模塊內(nèi)的邏輯或物理存儲(chǔ)器。Tessent MemoryBIST 自動(dòng)生成一個(gè)僅由走線和飛線組成的虛擬存儲(chǔ)器，以模擬存儲(chǔ)器行為。粘合邏輯控制共享總線接口端口、MBIST 控制器和虛擬存儲(chǔ)器之間的訪問。虛擬訪問使 MBIST 控制器能夠運(yùn)行存儲(chǔ)器算法并對所有邏輯或物理存儲(chǔ)器執(zhí)行標(biāo)準(zhǔn)操作。所有存儲(chǔ)器 BIST 共享總線硬件都被分組在一個(gè)wrapper module內(nèi)。這種wrapper 使得在邏輯綜合期間可以進(jìn)行跨邊界的面積優(yōu)化，并減少了綜合后設(shè)計(jì)中的未分組邏輯。這種方法改進(jìn)了邏輯優(yōu)化并減少了面積。

Tessent MemoryBIST 提供了一種支持存儲(chǔ)器庫文件映射和驗(yàn)證、存儲(chǔ)器修復(fù)、復(fù)雜存儲(chǔ)器配置以及多種面積優(yōu)化方法的自動(dòng)化解決方案。該工具的一個(gè)獨(dú)特功能是能夠自動(dòng)化映射每個(gè)邏輯存儲(chǔ)器的物理存儲(chǔ)器組成，并驗(yàn)證cluster和logical memory library files。下圖是Tessent MemoryBIST的實(shí)現(xiàn)。

核心環(huán)節(jié)是Physical-to-Logical mapping automation（P2L自動(dòng)化映射）和Library validation（庫驗(yàn)證）。

P2L 映射通過首先從memory cluster RTL 中推導(dǎo)出邏輯存儲(chǔ)器內(nèi)物理存儲(chǔ)器的映射來創(chuàng)建wrapper。接下來，它將提取的信息填充到邏輯存儲(chǔ)器庫文件中，也稱為 TCD（Tessent 核描述）；最后，它寫入更新后的文件。

P2L 映射的自動(dòng)化流程通常包括以下步驟。加載設(shè)計(jì)和存儲(chǔ)器庫：加載包含單個(gè)存儲(chǔ)器集群核心和物理存儲(chǔ)器的設(shè)計(jì)，并加載指向存儲(chǔ)器集群、邏輯存儲(chǔ)器以及物理存儲(chǔ)器的 TCD（Tessent Core Description）文件的引用。設(shè)計(jì)展開與初始化設(shè)置：對整個(gè)設(shè)計(jì)進(jìn)行展開（elaboration），并配置工具以支持存儲(chǔ)器測試，包括對存儲(chǔ)器集群的分析。啟用 P2L 映射：使用 set_memory_cluster_library_generation_options 命令啟用 P2L 映射，該命令會(huì)創(chuàng)建一個(gè)存儲(chǔ)器集群初始化文件，工具將在下一次電路分析階段讀取該文件，以將存儲(chǔ)器集群配置為 MemoryBIST 模式。生成 P2L 映射：在從系統(tǒng)模式設(shè)置（setup）切換到系統(tǒng)模式分析（analysis）的過程中，進(jìn)行電路分析以及物理到邏輯映射的提取。工具為每個(gè)邏輯存儲(chǔ)器應(yīng)用選通碼，并通過遍歷平面化模型，嘗試定位物理存儲(chǔ)器實(shí)例，并確定邏輯存儲(chǔ)器內(nèi)部的堆疊配置。 P2L 映射的結(jié)果：成功提取后，P2L 映射將被填入 Tessent Shell 中的邏輯存儲(chǔ)器 TCD（Test Configuration Data）中。默認(rèn)情況下，完整的邏輯存儲(chǔ)器 TCD 會(huì)被寫入當(dāng)前工作目錄下的 memory_tcd_outdir 文件夾中。輸出文件的名稱與原始的邏輯存儲(chǔ)器 TCD 文件相同。

在 MBIST ShareBus 架構(gòu)中，庫驗(yàn)證是一個(gè)關(guān)鍵步驟，用于確保存儲(chǔ)器集群（Memory Cluster）、邏輯存儲(chǔ)器（Logical Memory）和物理存儲(chǔ)器（Physical Memory）的描述文件（Tessent Core Description, TCD）與實(shí)際設(shè)計(jì)一致。為了實(shí)現(xiàn) MBIST ShareBus，需要以下三種庫文件。Memory Cluster Tessent Core Description：描述存儲(chǔ)器集群模塊的特性，包括 Shared Bus 接口的引腳定義和邏輯存儲(chǔ)器的列表。Logical Memory Tessent Core Description：描述邏輯存儲(chǔ)器的特性，包括物理存儲(chǔ)器的引用和邏輯存儲(chǔ)器的地址空間。Physical Memory Tessent Core Description：描述物理存儲(chǔ)器的特性，通常由存儲(chǔ)器編譯器自動(dòng)生成，無需手動(dòng)修改。

內(nèi)嵌virtuoso模擬IC設(shè)計(jì)流程的數(shù)據(jù)管理平臺(tái)直播報(bào)名邀請

dsfsdfsdf