IT之家 9 月 27 日消息，科技媒體 TechSpot 昨日（9 月 26 日）發(fā)布博文，報(bào)道稱 AMD 獲批名為“高帶寬內(nèi)存模組架構(gòu)”的新專利，旨在解決 DDR5 內(nèi)存面臨的性能瓶頸。這項(xiàng)創(chuàng)新設(shè)計(jì)可將內(nèi)存總線的傳輸速度從 6.4 Gbps 翻倍至 12.8 Gbps，同時(shí)降低延遲、提升信號(hào)完整性。

IT之家援引博文介紹，這項(xiàng)專利在不改變現(xiàn)有 DRAM 芯片基礎(chǔ)的情況下，采用高帶寬雙列直插內(nèi)存模組（HB-DIMM）方案實(shí)現(xiàn)性能提升。具體來(lái)說(shuō)，該設(shè)計(jì)并非重新研發(fā) DRAM 芯片，而是耦合多個(gè) DRAM 設(shè)備與先進(jìn)的數(shù)據(jù)緩沖芯片。

高帶寬雙列直插內(nèi)存模組（HB-DIMM）方案圖示

通過(guò)這種方式，緩沖芯片能夠有效管理信號(hào)流，讓輸出性能翻倍，最終將內(nèi)存總線的傳輸速度從目前標(biāo)準(zhǔn)的 6.4 Gbps 提升至 12.8 Gbps，實(shí)現(xiàn)性能的跨越式增長(zhǎng)。

該架構(gòu)的核心是一個(gè)寄存器時(shí)鐘驅(qū)動(dòng)電路，它能解碼內(nèi)存命令，并利用芯片標(biāo)識(shí)符位進(jìn)行路由。這種方法允許模組將任務(wù)分配給可獨(dú)立尋址的“偽通道”（pseudo channels），從而實(shí)現(xiàn)真正的并行訪問(wèn)，有效突破了傳統(tǒng)順序訪問(wèn)模式對(duì)數(shù)據(jù)吞吐量的限制。這標(biāo)志著內(nèi)存訪問(wèn)方式的一次重要革新，為提升系統(tǒng)整體效率奠定了基礎(chǔ)。

HB-DIMM 內(nèi)存架構(gòu)

此外，該系統(tǒng)還支持 1n 和 2n 兩種操作模式，為時(shí)鐘和信號(hào)管理提供了高度靈活性，有助于優(yōu)化時(shí)序、確保信號(hào)完整性。AMD 還采用了一種簡(jiǎn)化的非交錯(cuò)傳輸格式，替代了傳統(tǒng)的交錯(cuò)配置，此舉旨在進(jìn)一步降低數(shù)據(jù)傳輸延遲。

同時(shí)，該設(shè)計(jì)具備在偽通道模式與四通道（quad-rank）配置之間切換的能力，讓其能靈活適應(yīng)高性能計(jì)算等對(duì)吞吐量和靈活性有嚴(yán)苛要求的復(fù)雜場(chǎng)景。