當(dāng)?shù)貢r(shí)間2025 年 10 月 18 日下午，在韓國首爾舉辦的第 58 屆國際微體系結(jié)構(gòu)會(huì)議 (IEEE/ACM International Symposium on Microarchitecture, MICRO 2025)學(xué)術(shù)教程（Tutorial）時(shí)段，清華大學(xué)集成電路學(xué)院何虎老師和其團(tuán)隊(duì)成功組織了一場主題為“Ventus: A High-performance Open-source GPGPU Based on RISC-V and Its Vector Extension”學(xué)術(shù)教程。

本次教程由 8 場教程報(bào)告和一個(gè)實(shí)踐演示環(huán)節(jié)組成，全面且深入地介紹了清華大學(xué)在開源 GPGPU“乘影”(Ventus) 項(xiàng)目上的最新研究成果，涵蓋了從 GPGPU 頂層設(shè)計(jì)理念、微架構(gòu)實(shí)現(xiàn)、緩存與內(nèi)存子系統(tǒng)、AI 加速單元，到軟件編譯器、工具鏈、差分驗(yàn)證框架以及 FPGA 原型驗(yàn)證的全棧技術(shù)細(xì)節(jié)。

教程內(nèi)容綱要如下：

01

Ventus GPGPU 項(xiàng)目總覽 (Project Overview)

Ventus GPGPU 項(xiàng)目總覽 (Project Overview) 清華大學(xué)集成電路學(xué)院副教授何虎老師發(fā)表了開篇演講。他系統(tǒng)介紹了 Ventus (乘影) GPGPU 項(xiàng)目的發(fā)起初心、關(guān)鍵技術(shù)要點(diǎn)、團(tuán)隊(duì)發(fā)展歷程、未來研究目標(biāo)以及開源社區(qū)建設(shè)計(jì)劃。何老師向與會(huì)者簡要介紹了乘影 GPGPU 在指令集（ISA）、硬件架構(gòu)、編譯器、仿真器及驗(yàn)證工具等方面的完整布局。

02

GPGPU 設(shè)計(jì)哲學(xué)、指令集與核心架構(gòu)

(GPU Design Philosophy & ISA & Core Architecture)

GPGPU 設(shè)計(jì)哲學(xué)、指令集與核心架構(gòu) (GPU Design Philosophy & ISA & Core Architecture) 清華大學(xué)集成電路學(xué)院博士生馬鳴遠(yuǎn)從現(xiàn)代處理器的指令、數(shù)據(jù)、線程三個(gè)并行維度出發(fā)，深入闡明了 GPGPU 作為硬件多線程 SIMD 處理器的本質(zhì)。他詳細(xì)討論了 SIMT (單指令多線程) 硬件在指令設(shè)計(jì)中需解決的核心問題，并闡述了 Ventus GPGPU 如何在 RISC-V Vector 擴(kuò)展的基礎(chǔ)上，構(gòu)建一個(gè)功能完備的 GPGPU 基座。報(bào)告進(jìn)一步介紹了 Ventus ISA 的幾個(gè)重要設(shè)計(jì)方面，以及包括 CTA 調(diào)度器、Core pipeline、warp scheduler 等核心組件的 Chisel 開源版本微架構(gòu)實(shí)現(xiàn)。

03

Ventus GPGPU 緩存子系統(tǒng)與 MMU 設(shè)計(jì) (Ventus GPGPU Cache Subsystem and MMU)

Ventus GPGPU 緩存子系統(tǒng)與 MMU 設(shè)計(jì) (Ventus GPGPU Cache Subsystem and MMU) 清華大學(xué)集成電路學(xué)院博士生孫浩楠系統(tǒng)介紹了乘影 GPGPU 的緩存子系統(tǒng)與內(nèi)存管理模塊 (MMU) 設(shè)計(jì)。該設(shè)計(jì)在 RISC-V RVWMO 內(nèi)存模型下，采用了基于釋放一致性引導(dǎo)的緩存一致性機(jī)制 (RCC)，通過快通路 (fast-path) 與穩(wěn)健通路 (robust-path) 的分工，兼顧了低延遲與全局正確性。微架構(gòu)層面，L1D 緩存采用分級(jí) MSHR/WSHR/SMSHR 與 RTAB 機(jī)制實(shí)現(xiàn)高效的非阻塞訪問；原子單元緊耦合 L2 緩存，并擴(kuò)展 TL-UH/精簡 TL-UL 通道以高效處理 LR/SC 與 AMO 操作。虛擬內(nèi)存部分，系統(tǒng)配置了多級(jí) TLB 并結(jié)合輔助跳級(jí)結(jié)構(gòu)優(yōu)化頁表遍歷。測試數(shù)據(jù)顯示，該設(shè)計(jì)在保證功能正確性的同時(shí)，將 MMU 開銷控制在 15%–25% 之間，并獲得了超過 95% 的 L1 DTLB 命中率和超過 85% 的 L2 TLB 命中率。

04

適配 Ventus GPGPU 的多精度可復(fù)用張量核心 (A Multi-Precision Reusable Tensor Core Design)

適配 Ventus GPGPU 的多精度可復(fù)用張量核心 (A Multi-Precision Reusable Tensor Core Design) 清華大學(xué)集成電路學(xué)院博士生劉威介紹了專為 AI 負(fù)載優(yōu)化設(shè)計(jì)的 Ventus GPGPU 新一代多精度張量核心 (Tensor Core)。該設(shè)計(jì)支持從 FP16 到 INT4，以及 MX FP8/FP6/FP4 等多種新興數(shù)據(jù)精度，并兼容 OCP MX 細(xì)粒度量化標(biāo)準(zhǔn)，實(shí)現(xiàn)了靈活高效的矩陣乘法計(jì)算。Tensor Core 采用硬件資源復(fù)用設(shè)計(jì)，通過異質(zhì)乘法器的動(dòng)態(tài)復(fù)用，高效支持多種精度切換并節(jié)省硬件面積。架構(gòu)上結(jié)合了雙緩沖與流水線設(shè)計(jì)，使內(nèi)存與計(jì)算能力高度匹配，逼近 Roofline 模型的理論性能最優(yōu)... ...點(diǎn)。該單元同時(shí)支持多尺寸 MMA (Matrix Multiply-Accumulate) 計(jì)算 (如 m16n16k16, m32n8k32) 并集成了 2:4 稀疏加速技術(shù)?；鶞?zhǔn)測試表明，集成 Tensor Core 后，特定負(fù)載的指令數(shù)與執(zhí)行周期數(shù)分別實(shí)現(xiàn)了 69.1% 與 68.4% 的顯著優(yōu)化。

05

GVM：面向 Ventus GPGPU 的實(shí)用化差分驗(yàn)證框架 (GVM: A Practical Differential Verification Framework)

GVM：面向 Ventus GPGPU 的實(shí)用化差分驗(yàn)證框架 (GVM: A Practical Differential Verification Framework) 清華大學(xué)集成電路學(xué)院碩士生謝文軒介紹了 GVM (GPU Verification Model) 框架。GVM 是一款面向 Ventus GPGPU 的指令級(jí)軟硬件協(xié)同差分驗(yàn)證框架，通過將 RTL (DUT, Design Under Test) 與定制化的指令集模擬器 (ISS, Instruction Set Simulator) (REF, Reference Model) 進(jìn)行差分比較。該框架為解決 GPGPU 指令亂序完成帶來的驗(yàn)證挑戰(zhàn)，在 SIMT 語義下引入了軟件 ROB (Re-Order Buffer) 并進(jìn)行狀態(tài)比對(duì)。GVM 以 Warp 為粒度，支持可配置的 retire 指令集合、比對(duì)范圍、按需單指令比對(duì)與 Next-PC 核對(duì)，并對(duì) barrier、指令拼接與原子操作等特殊語義提供了專門處理。GVM 已成功接入 Ventus 軟件棧，可由 OpenCL 程序直接調(diào)用，有效發(fā)現(xiàn)了多處細(xì)微 BUG，顯著縮短了調(diào)試周期。

06

適用于 Ventus GPGPU 的 Triton 與 OpenCL 編譯器 (Triton and OpenCL Compilers for Ventus GPGPU)

適用于 Ventus GPGPU 的 Triton 與 OpenCL 編譯器 (Triton and OpenCL Compilers for Ventus GPGPU) 兆松科技 CTO 伍華林博士介紹了乘影 GPGPU 的軟件棧設(shè)計(jì)，重點(diǎn)討論了 OpenCL 編譯器的實(shí)現(xiàn)考量以及 Triton AI 算子庫編譯器的設(shè)計(jì)。目前，乘影 GPGPU 支持 OpenCL 2.0 profile，已通過超過 85% 的 OpenCL conformance test。伍博士分析了 OpenCL 相較于 CUDA 在生態(tài)和高性能函數(shù)庫方面的挑戰(zhàn)，并提出基于 Triton 的 AI 算子庫是解決當(dāng)前困局的有效路徑。乘影 GPGPU 可借助 Triton 生態(tài)，使 ML 工程師能以更友好的方式開發(fā)高效算子。兆松科技利用其在 MLIR 和 LLVM 編譯技術(shù)的長期積累，為乘影 GPGPU 打造了完整的 MLIR+LLVM 模型/算子庫到硬件指令翻譯優(yōu)化的端到端解決方案。

07

Ventus GPGPU 工具鏈設(shè)計(jì)

(Toolchain Design for Ventus OpenGPGPU)

Ventus GPGPU 工具鏈設(shè)計(jì) (Toolchain Design for Ventus OpenGPGPU) 清華大學(xué)工程師孔荔介紹了 Ventus GPGPU 工具鏈的設(shè)計(jì)理念。該工具鏈包含 Compiler、Runtime、Driver、Simulator 等核心模塊，實(shí)現(xiàn)了 OpenCL API 接口和統(tǒng)一的設(shè)備控制，并支持自定義指令與 GPGPU 組件模擬。工具鏈的功能穩(wěn)定性通過了 OpenCL-CTS (整體通過率約 85%) 與 Rodinia 等基準(zhǔn)測試集的 核心驗(yàn)證，實(shí)現(xiàn)了從硬件驗(yàn)證到上層程序運(yùn)行的全流程支持。

08

動(dòng)手實(shí)踐：Ventus GPGPU 仿真與 FPGA 驗(yàn)證 (Hands-on Demo)

動(dòng)手實(shí)踐：Ventus GPGPU 仿真與 FPGA 驗(yàn)證 (Hands-on Demo) 教程的最后環(huán)節(jié)為實(shí)踐演示。清華大學(xué)集成電路學(xué)院碩士生王俁翰通過交互式的 Jupyter 網(wǎng)頁，為初次接觸乘影 GPGPU 的開發(fā)者提供了入門級(jí)指導(dǎo)，詳細(xì)介紹了項(xiàng)目開源倉庫 (https://github.com/THU-DSP-LAB/ventus-env) 的組件構(gòu)成、全套項(xiàng)目的自行部署方法，以及在功能/時(shí)序/RTL 仿真器上運(yùn)行 OpenCL 程序的流程與功能設(shè)置。

隨后，清華大學(xué)集成電路學(xué)院碩士生陳笑川展示了基于 FPGA 的 Ventus GPGPU 實(shí)現(xiàn)與驗(yàn)證。團(tuán)隊(duì)構(gòu)建了兩個(gè)層次的 FPGA 驗(yàn)證平臺(tái)：基礎(chǔ)層是在 VCU128 FPGA 上部署的自包含驗(yàn)證系統(tǒng)，以 MicroBlaze 軟核為控制單元，集成了 Ventus GPGPU 核心 (1SM 8warp 16thread@50MHz)，通過 JTAG 接口加載測試程序；進(jìn)階層則展示了主流神經(jīng)網(wǎng)絡(luò)推理等關(guān)鍵測試在 FPGA 上的實(shí)際運(yùn)行，構(gòu)成了從核心功能驗(yàn)證到實(shí)際應(yīng)用加速的全流程硬件驗(yàn)證方案。

本次學(xué)術(shù)教程系統(tǒng)性地展示了清華大學(xué)在 RISC-V 開源 GPGPU 領(lǐng)域的全棧式研究布局與深入探索，受到了與會(huì)學(xué)者和業(yè)界專家的廣泛關(guān)注與積極討論。

清華大學(xué)集成電路學(xué)院在MICRO 2025

成功舉辦“Ventus：基于RISC-V的

高性能開源GPGPU”學(xué)術(shù)教程

2025年10月18日，在韓國首爾舉辦的第58屆國際微體系結(jié)構(gòu)會(huì)議（MICRO 2025）的學(xué)術(shù)教程環(huán)節(jié)中，清華大學(xué)集成電路學(xué)院何虎老師及其團(tuán)隊(duì)成功組織了一場題為《Ventus：基于RISC-V及其向量擴(kuò)展的高性能開源GPGPU》的專題教程，系統(tǒng)展示了團(tuán)隊(duì)在開源通用圖形處理器（GPGPU）領(lǐng)域的全棧研究成果，引起國際學(xué)術(shù)界與工業(yè)界的廣泛關(guān)注。

本次教程由8場專題報(bào)告和一場實(shí)踐演示組成，全面介紹了清華大學(xué)“乘影”（Ventus）GPGPU項(xiàng)目的設(shè)計(jì)理念、硬件架構(gòu)、軟件工具鏈及驗(yàn)證體系，覆蓋從指令集、微架構(gòu)、緩存與內(nèi)存管理、AI加速單元，到編譯器、差分驗(yàn)證框架與FPGA原型系統(tǒng)的完整技術(shù)鏈條。

何虎老師在項(xiàng)目總覽報(bào)告中介紹了Ventus項(xiàng)目的發(fā)起背景、關(guān)鍵技術(shù)路徑與開源社區(qū)建設(shè)規(guī)劃，展現(xiàn)了項(xiàng)目在指令集、硬件設(shè)計(jì)、編譯工具和驗(yàn)證平臺(tái)等方面的完整布局。

在核心架構(gòu)方面，博士生馬鳴遠(yuǎn)從指令、數(shù)據(jù)與線程三個(gè)并行維度出發(fā)，深入剖析了GPGPU作為硬件多線程SIMD處理器的本質(zhì)，并闡述了Ventus如何在RISC-V Vector擴(kuò)展基礎(chǔ)上構(gòu)建完整的SIMT（單指令多線程）架構(gòu)，介紹了包括CTA調(diào)度器、warp調(diào)度器在內(nèi)的核心微架構(gòu)設(shè)計(jì)。

緩存子系統(tǒng)與內(nèi)存管理單元（MMU）由博士生孫浩楠詳細(xì)講解。該設(shè)計(jì)在RISC-V RVWMO內(nèi)存模型下采用釋放一致性引導(dǎo)的緩存一致性機(jī)制（RCC），通過快通路與穩(wěn)健通路的協(xié)同，兼顧性能與正確性。測試數(shù)據(jù)顯示，該MMU設(shè)計(jì)在保持功能正確的同時(shí)，實(shí)現(xiàn)了L1 DTLB命中率超95%，L2 TLB命中率超85%。

針對(duì)AI負(fù)載優(yōu)化，博士生劉威介紹了Ventus新一代多精度可復(fù)用張量核心（Tensor Core），支持從FP16到INT4乃至MX FP8/FP6/FP4等多種精度，并集成稀疏加速技術(shù)?；鶞?zhǔn)測試顯示，集成該模塊后，特定負(fù)載的指令數(shù)與執(zhí)行周期分別優(yōu)化了69.1%與68.4%。

在驗(yàn)證與軟件生態(tài)方面，碩士生謝文軒介紹了團(tuán)隊(duì)開發(fā)的GVM差分驗(yàn)證框架，有效解決了GPGPU指令亂序完成帶來的驗(yàn)證挑戰(zhàn)。兆松科技CTO伍華林博士則分享了基于MLIR與LLVM的OpenCL與Triton編譯器設(shè)計(jì)，助力Ventus支持現(xiàn)代AI算子開發(fā)。工程師孔荔進(jìn)一步介紹了工具鏈的整體架構(gòu)，涵蓋編譯、運(yùn)行時(shí)、驅(qū)動(dòng)與仿真器等模塊，已通過OpenCL-CTS等測試驗(yàn)證。

教程最后設(shè)置了動(dòng)手實(shí)踐環(huán)節(jié)。碩士生王俁翰通過Jupyter交互環(huán)境演示了如何部署Ventus環(huán)境并運(yùn)行OpenCL程序；碩士生陳笑川則展示了基于VCU128 FPGA的硬件驗(yàn)證平臺(tái)，成功運(yùn)行了向量加法、高斯消元和MNIST推理等關(guān)鍵測試，完成了從仿真到實(shí)際硬件加速的全流程驗(yàn)證。

本次教程是清華大學(xué)集成電路學(xué)院在RISC-V與GPGPU交叉領(lǐng)域系統(tǒng)性研究能力的一次集中展示，標(biāo)志著我國在開源高性能計(jì)算架構(gòu)方面取得了重要進(jìn)展，為全球開源硬件社區(qū)注入了新的活力。

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個(gè)人觀點(diǎn)，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀點(diǎn)，不代表半導(dǎo)體行業(yè)觀察對(duì)該觀點(diǎn)贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第4205期內(nèi)容，歡迎關(guān)注。

加星標(biāo)??第一時(shí)間看推送，小號(hào)防走丟

求推薦