山東
IT之家 11 月 8 日消息，爆料人士 MLID (Moore's Law Is Dead) 在北京時(shí)間今日的新視頻中分享了更多有關(guān) AMD "Zen 7" 世代處理器的信息，宣稱該世代產(chǎn)品陣容將包含兩顆采用臺積電 A14 制程、分別為 8 核與 16 核的 CCD。
IT之家注： 考慮到 MLID 此前的爆料信譽(yù)，以下部分僅基于其分享的照片資料，不涉及其僅通過口頭或演示文檔提到的內(nèi)容。"Silverton" 與 "Silverking"
AMD 在 "Zen 7" 世代上至少將推出兩款基于 "Prometheus Classic" 經(jīng)典（標(biāo)準(zhǔn)）內(nèi)核設(shè)計(jì)的 CCD 芯片，代號分別為 "Silverton" 和 "Silverking"。這兩款 CCD 將適用于多個(gè)市場，主打單線程（單核）性能。
"Prometheus Classic" 核心將配備 2MB L2 緩存，每核心對應(yīng) 4MB 位于同一 Die 上的 L3 緩存，該微架構(gòu)支持 FP512、1/2 ACE。
性能設(shè)定方面，"Silverton" 和 "Silverking" CCD 在服務(wù)器使用場景中以 9W（單核心）功耗可實(shí)現(xiàn) 16% 的提升，而在客戶端領(lǐng)域根據(jù)功耗范圍提升幅度在 13~17% 到 30~36%。
"Silverton" CCD
"Silverton" CCD 是一顆面向企業(yè)級服務(wù)器（經(jīng)典 EPYC）和 HEDT（銳龍 Threadripper）平臺的芯片，其擁有 16 個(gè) "Zen 7 Classic" 核心，基于采用 19LM 和 HP 高性能庫的臺積電 A14 制程工藝，面積約為 98mm2，BTO 時(shí)間為 2027 年的 9~10 月。
"Silverton" 支持 3D V-Cache，配套的 3D 緩存 Die 采用 N4P 制程，容量達(dá) 160MB。這意味著 "Silverton" 的 3D V-Cache 變體平均每核心 L3 緩存達(dá) 14MB，據(jù)稱可帶來 20% 的幾何平均性能提升。
"Silverking" CCD
相較 16 核心的 "Silverton"，"Silverking" 則要更小一些，其擁有 8 個(gè) "Zen 7 Classic" 核心，基于采用 19LM 和 HP 高性能庫的臺積電 A14 制程工藝，面積降低至約 56mm2，BTO 時(shí)間也是 2027 年的 9~10 月。
"Silverking" 針對經(jīng)典客戶端領(lǐng)域，將應(yīng)用于桌面和移動(dòng)端，其中 "Zen 7" 世代的 "Halo" 處理器可外掛兩顆 "Silverking" CCD。
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺“網(wǎng)易號”用戶上傳并發(fā)布，本平臺僅提供信息存儲服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
