2nm制程作為摩爾定律延續(xù)的關(guān)鍵節(jié)點(diǎn)，晶體管密度較3nm提升20%-30%，同等性能下功耗降低25%-30%，將直接推動AI服務(wù)器、智能手機(jī)等終端設(shè)備性能躍升。

日前，三星電子已經(jīng)完成了全球首款2nm移動平臺 Exynos 2600的開發(fā)工作，并計(jì)劃在9月底啟動該芯片的量產(chǎn)。Exynos 2600將被應(yīng)用于明年年初發(fā)布的旗艦智能手機(jī)Galaxy S26系列。

聯(lián)發(fā)科在9月16日宣布，其2nm旗艦SoC完成設(shè)計(jì)流片，將于2026年年底進(jìn)入量產(chǎn)并上市，聯(lián)發(fā)科的SoC將由臺積電代工。

業(yè)界預(yù)計(jì)蘋果也將在2026年推出2nm制程的芯片，也將由“老搭檔”臺積電代工。

進(jìn)入2025下半年，2nm正在越來越近。

先進(jìn)制程的競賽中，最大的決定性的因素是良率。在2nm的競賽里，除了傳統(tǒng)玩家，還增加了一個(gè)新對手，日本的Rapidus。

2nm是否有可能成為芯片制造的轉(zhuǎn)折點(diǎn)？

01

2nm量產(chǎn)消息不斷

在量產(chǎn)進(jìn)度上，幾家代工的進(jìn)度比拼著不斷釋出。

三星電子計(jì)劃從9月開始部署人員，在泰勒工廠建立代工生產(chǎn)線。工程師將分兩批部署，分別在9月和11月。此外，已確認(rèn)正在訂購代工生產(chǎn)線建設(shè)所需的設(shè)備。三星電子也計(jì)劃在 2025 年下半年開始生產(chǎn) 2nm 芯片。

消息面上，臺積電已經(jīng)從2025年4月1日起開始接受2nm訂單。隨著蘋果自研芯片加速向2nm工藝制程邁進(jìn)，明年登場的A20也將極大概率是首發(fā)采用臺積電2nm工藝制程的產(chǎn)品。

作為先進(jìn)制程當(dāng)之無愧的領(lǐng)先者，臺積電已經(jīng)做好了2nm工藝過渡到全面生產(chǎn)的準(zhǔn)備。臺積電新竹的P1工廠已經(jīng)完成試產(chǎn)工作，展開量產(chǎn)投片，P2工廠已架設(shè)完生產(chǎn)線，兩座工廠合計(jì)月產(chǎn)能達(dá)3萬至3.5萬片晶圓。高雄的P1工廠最近也進(jìn)入了量產(chǎn)階段，月產(chǎn)能為1萬片晶圓，P2工廠預(yù)計(jì)年底試產(chǎn)，兩座工廠合計(jì)月產(chǎn)能大概在3萬片晶圓。四座工廠的2nm產(chǎn)線月產(chǎn)能將達(dá)到6萬片晶圓。

日本“新秀”Rapidus已于2025年7月完成了首塊2nm GAA晶圓的試制，其2nm芯片基于ASML極紫外（EUV）光刻機(jī)制造，節(jié)點(diǎn)工藝已達(dá)到預(yù)設(shè)的所有電氣性能指標(biāo)。該公司表示，2027年，Rapidus位于IIM-1工廠的月產(chǎn)能預(yù)計(jì)可達(dá)2.5萬片晶圓。

02

2nm實(shí)力分析

首先看技術(shù)實(shí)力。

臺積電N2系列采用Nanosheet晶體管技術(shù)（是GAA的另一個(gè)名字），同時(shí)使用BSPDN（背面供電技術(shù)）助力性能突破。臺積電首次在其2納米芯片中采用環(huán)柵晶體管架構(gòu)，標(biāo)志著一項(xiàng)重大的技術(shù)轉(zhuǎn)變。與目前的3納米工藝相比，新節(jié)點(diǎn)預(yù)計(jì)將提供10%至15%的性能提升、25%至30%的功耗降低以及15%的晶體管密度提升。

根據(jù)第三方機(jī)構(gòu)TechInsights的分析，臺積電N2工藝的高密度（HD）標(biāo)準(zhǔn)單元晶體管密度達(dá)到了驚人的每平方毫米3.13億個(gè)（313 MTr/mm2）。

三星同樣使用GAA結(jié)構(gòu)，也搭載了BSPDN技術(shù)；同時(shí)，三星可能引入2D材料、CPO（光電共封裝）等技術(shù)。

Rapidus的2nm是與IBM共同研發(fā)的。（作為一個(gè)有超多利益相關(guān)者的公司，Rapidus有豐富的技術(shù)資源：與IBM合作獲得2nm技術(shù)基礎(chǔ)；聯(lián)合比利時(shí)IMEC獲取EUV光刻技術(shù)；來自佳能、鎧甲俠開發(fā)的納米壓印技術(shù)）結(jié)構(gòu)上來看，Rapidus也采用了GAA結(jié)構(gòu)，不過Rapidus引入了兩種不同的柵極減少層（SLR）芯片構(gòu)建工藝。

根據(jù)日本芯片制造商Rapidus分享的其2nm尖端節(jié)點(diǎn)2HP的數(shù)據(jù)，進(jìn)行擬合計(jì)算后得出Rapidus 2HP工藝邏輯密度可達(dá)237.31MTr/mm2，與臺積電同代制程N(yùn)2的236.17 MTr/mm2十分接近。

在2nm產(chǎn)品正式使用前，很難通過技術(shù)路線的選擇與應(yīng)用直接決出誰更勝一籌。不過上文對比也能看出，其實(shí)三家的技術(shù)路線是相似的。那么決定未來市場的，將會是誰能賣出自己的服務(wù)。

對比客戶來看。

臺積電已經(jīng)手握頭部客戶訂單。包括蘋果、AMD、高通、聯(lián)發(fā)科、博通和英特爾在內(nèi)的主要客戶，均已向臺積電“下定”2nm。預(yù)計(jì)臺積電將在 2026 年為這些客戶大幅增加產(chǎn)量，到 2027 年，包括亞馬遜網(wǎng)絡(luò)服務(wù)旗下的 Annapurna Labs、谷歌、Marvell 和比特大陸在內(nèi)的十多家公司也將進(jìn)入量產(chǎn)階段。

臺積電2nm 的定價(jià)定為行業(yè)最高的 3 萬美元，比 3 納米晶圓的定價(jià)高出 50% 至 66%，并且臺積電拒絕就價(jià)格進(jìn)行談判。觀察人士認(rèn)為，臺積電的定價(jià)策略是在產(chǎn)能受限的環(huán)境下刻意控制需求，本質(zhì)上是鼓勵(lì)客戶爭奪有限的生產(chǎn)時(shí)段。

三星方面，最新消息顯示馬斯克將與三星電子合作開發(fā)AI芯片。對于三星電子來說，Exynos 2600將成為代工業(yè)務(wù)的“最佳廣告”。韓媒表示，Exynos 2600 Geekbench 6 基準(zhǔn)測試結(jié)果幾乎與高通驍龍 8 Elite Gen 2 相當(dāng)，Exynos 2600 預(yù)計(jì)還將配備熱路徑塊 (HPB) 模塊，以解決長期存在的熱問題，同時(shí)提高效率和穩(wěn)定性。

在獲客上，Rapidus似乎是最不利的。不過好在他有相當(dāng)多的“股東”，根據(jù)六人法則接觸到大客戶也不無可能。2025年1月，Rapidus宣布與博通合作，2nm芯片產(chǎn)品，計(jì)劃 6 月向博通提供試產(chǎn)芯片。（不過9月，互聯(lián)網(wǎng)上似乎還沒有博通2nm的消息。）此外，日本AI企業(yè)Preferred Networks和Sakura Internet也將成為其客戶。有媒體表示，黃仁勛也曾暗示過會考慮Rapidus代工，不過其原話是“供應(yīng)多樣化”，這種“暗示”也許是一種過度解讀。

不過，Rapidus在市場定位上也并不準(zhǔn)備與臺積電正面競爭大規(guī)模標(biāo)準(zhǔn)品，而是聚焦專用芯片市場，搶占機(jī)器人、自動駕駛和遠(yuǎn)程醫(yī)療等新興領(lǐng)域。

再看服務(wù)。

臺積電將在2nm制程節(jié)點(diǎn)提供名為“CyberShuttle”的服務(wù)，允許客戶在同一片測試晶圓評估芯片。一方面節(jié)省客戶大量的設(shè)計(jì)和掩模成本，另一方面加快了測試生產(chǎn)的速度。

三星電子“搶單”的策略很明確：先以價(jià)格贏得業(yè)務(wù)，之后再提高良率。一旦憑借有競爭力的價(jià)格和靈活的生產(chǎn)模式鎖定客戶，就能逐步提高良率。畢竟如果沒有大量實(shí)際生產(chǎn)的經(jīng)驗(yàn)，就無法直接提高良率水平。

Rapidus希望通過生產(chǎn)靈活性來實(shí)現(xiàn)差異化。Rapidus提出單晶圓工藝概念：從設(shè)計(jì)到晶圓完成的周期可縮短至50天（傳統(tǒng)批量-單晶圓混合工藝通常需要約120天。）為滿足特定產(chǎn)品的緊急需求，標(biāo)準(zhǔn)交付周期為50天，Rapidus承諾在2nm節(jié)點(diǎn)實(shí)現(xiàn)15天的晶圓交付。

03

2nm市場潛力

研究公司Creative Strategies首席執(zhí)行官本·巴賈林（Ben Bajarin）此前指出，臺積電供應(yīng)給蘋果的3納米晶圓價(jià)格已攀升至每片1.8萬美元，在過去十年中增長了兩倍。2納米芯片的更高定價(jià)凸顯了尖端制程技術(shù)的稀缺性和不斷上升的市場價(jià)值。人工智能應(yīng)用和新興人工智能數(shù)據(jù)中心預(yù)計(jì)將出現(xiàn)巨大增長，以及隨之而來的功耗飆升，對2納米芯片的需求將非常巨大。

Marvell 聲稱其定制 SRAM 是業(yè)界首款 2nm 定制 SRAM。它旨在提升加速基礎(chǔ)設(shè)施中內(nèi)存層的性能，提供高達(dá) 6Gbit 的高速內(nèi)存，從而提升定制 XPU（處理器、加速器、GPU）和設(shè)備的性能。此外，在相同密度下，它還能顯著降低內(nèi)存功耗和芯片面積。

該公司的 SRAM 比類似密度的標(biāo)準(zhǔn)片上 SRAM 功耗低 66%，運(yùn)行頻率高達(dá) 3.75GHz，這是 AI 集群和數(shù)據(jù)中心管理其能源足跡和有效冷卻組件的關(guān)鍵指標(biāo)。

通過2nm技術(shù)，SRAM 可以與邏輯芯片集成在同一塊芯片上。來源：Marvell Technology

04

背后的贏家

在先進(jìn)制程的競爭中，不可忽視的是背后贏家ASML。

臺積電已于2024年下半年推出高NA EUV設(shè)備，以加速其2納米工藝路線圖的推進(jìn)。2nm將繼續(xù)擴(kuò)大高數(shù)值孔徑 EUV 系統(tǒng)的部署，以在 2 納米以下時(shí)代保持競爭力。這些設(shè)備由 ASML 獨(dú)家生產(chǎn)，受荷蘭出口管制，每年產(chǎn)量僅為五到六臺，凸顯了其稀缺性和戰(zhàn)略重要性。

每臺高數(shù)值孔徑 EUV 設(shè)備的成本超過 3.5 億美元，是現(xiàn)有 EUV 系統(tǒng)（約 1.5 億美元）價(jià)格的兩倍多。然而，這些新一代設(shè)備將透鏡數(shù)值孔徑從 0.33 提升至 0.55，從而能夠?qū)崿F(xiàn) 2 納米以下的超精細(xì)電路圖案化，同時(shí)提高良率并降低半導(dǎo)體生產(chǎn)的缺陷率。

業(yè)內(nèi)分析顯示，三星2納米試產(chǎn)良率目前在30%至50%之間，落后于臺積電已超過60%的良率。三星希望通過擴(kuò)展其高NA EUV設(shè)備陣容，縮小這一差距，提高生產(chǎn)效率，增強(qiáng)競爭力。

英特爾通過聯(lián)合投資獲得了六臺EXE:5200設(shè)備的優(yōu)先使用權(quán)，而SK海力士最近宣布在其位于京畿道利川M16晶圓廠安裝EXE:5200B系統(tǒng)，成為首家在生產(chǎn)中部署該設(shè)備的內(nèi)存芯片制造商。

ASML宣布EXE:5200B將于2025年正式量產(chǎn)供應(yīng)，這預(yù)示著全球先進(jìn)半導(dǎo)體技術(shù)的競爭將更加激烈。

總結(jié)來看，臺積電依舊具備金字招牌，穩(wěn)中求進(jìn)；三星則依靠“情緒價(jià)值”希望拿回曾經(jīng)失去的信任；而Rapidus則希望依靠“背后的人”拿下一篇藍(lán)海。

2nm制程的競賽，誰領(lǐng)跑，誰出局？也許在2026年，答案就會揭曉。