公眾號記得加星標??，第一時間看推送不會錯過。

近年來，隨著芯片制程工藝不斷向前演進，“摩爾定律”的迭代進度逐漸放緩。曾經依靠制程迭代實現晶體管密度翻倍、性能提升的傳統路徑，如今受限于物理極限與成本激增的雙重挑戰(zhàn)，單純依賴制程突破的發(fā)展模式漸顯乏力。

在此背景下，半導體行業(yè)開始積極探索“后摩爾時代”的破局方向，先進封裝技術憑借獨特價值迅速成為業(yè)界焦點。尤其是隨著AI芯片對超高算力、低延遲的迫切需求，以及Chiplet異構集成技術的興起，先進封裝不再只是芯片的“保護殼”，更成為實現系統級性能躍升的關鍵載體。

與傳統的封裝技術相比，先進封裝技術具有靈活性強、集成密度高、尺寸小、性能好等優(yōu)勢，主要包括倒裝芯片封裝、晶圓級封裝、系統級封裝和2.5D、3D封裝等技術。

據Yole Group預測，2030年全球先進封裝市場規(guī)模將突破794億美元，2024-2030年復合年增長率（CAGR）達9.5%，AI與高性能計算需求成為拉動復蘇的首要動能。市場潛力之下，行業(yè)廠商爭相布局，推動先進封裝賽道成為驅動產業(yè)變革的新引擎。

代工三巨頭，鏖戰(zhàn)先進封裝

在先進封裝這一關鍵賽道，臺積電、英特爾、三星等廠商作為先進封裝領域的關鍵玩家，憑借完善的技術體系化布局，占據了全球高端封裝市場主導地位，形成了各具特色的競爭路徑。

臺積電“兩手抓”，主導先進封裝賽道

當前，臺積電憑借CoWoS、InFO和SoIC三大核心技術構建了覆蓋全場景的“3D Fabric”先進封裝平臺，在全球高端封裝產能中占據主導地位。

其中，CoWoS作為臺積電2.5D封裝的核心技術，通過硅中介層集成多顆芯片，利用微凸塊和硅穿孔等高密度互連技術顯著提升帶寬與能效。

臺積電CoWoS結構示意圖

臺積電根據不同的中介層（interposer）將“CoWoS”封裝技術分為三種類型：

• CoWoS_S：該類型使用Si襯底作為中介層，是2011年開發(fā)的第一個CoWoS技術；

• CoWoS_R：使用重新布線層（RDL）作為中介層；

• CoWoS_L：使用小芯片（Chiplet）和RDL作為中介層，結合了CoWoS-S和InFO技術的優(yōu)點，具有靈活的集成性。

經過多年發(fā)展，CoWoS封裝技術目前已迭代到了第5代。CoWoS-S5技術支持8顆HBM3內存與2顆SoC芯片的高密度集成，突破性地將中介層面積拓展至2400mm2，為 NVIDIA H100 GPU提供高達5.3TB/s的內存帶寬，較前代技術性能提升3倍。在工藝精度層面，CoWoS-S5采用混合鍵合技術，將鍵合間距縮小至1μm，使得I/O密度達到驚人的120萬/平方毫米，較傳統微凸塊技術提升70倍，顯著增強芯片間互連效率，有效降低信號延遲與功耗，為下一代高性能計算芯片的發(fā)展奠定堅實基礎。

針對成本敏感型應用，臺積電開發(fā)了去中介層化的InFO技術，通過高密度RDL直接互連實現低成本、薄型化封裝，這也是InFO技術在移動應用和HPC市場成功的重要原因，為臺積電后來能獨占蘋果A系列處理器打下了關鍵基礎。未來，隨著RDL微縮化和3D堆疊技術的成熟，InFO將進一步滲透高性能計算領域，與CoWoS形成互補技術生態(tài)。

在3D封裝前沿，臺積電推出的SoIC技術采用晶圓對晶圓（WoW）混合鍵合方案，實現了真正的3D芯片堆疊。

SoIC能提供創(chuàng)新的前段3D芯片堆疊技術，用于重新集成從SoC劃分的小芯片，最終的集成芯片在系統性能方面優(yōu)于原始SoC，并且它還提供了集成其他系統功能的靈活性。相較2.5D封裝方案，SoIC的凸塊密度更高，傳輸速度更快，功耗更低。

綜合來看，在先進封裝領域，臺積電的領先地位尤其突顯。在先進制程以及先進封裝中，臺積電時刻保持“兩手抓”的狀態(tài)，以鞏固自身在晶圓制造領域的霸主地位。

英特爾：EMIB+Foveros聚焦異構集成

英特爾作為IDM與晶圓代工大廠，也正在積極布局2.5D/3D先進封裝技術，以EMIB和Foveros為核心構建異構集成能力，瞄準高性能計算與AI芯片市場。

在2.5D封裝方面，英特爾的EMIB技術通過硅橋連接裸片，避免使用硅中介層，實現高帶寬互連。其最新推出的EMIB-T技術引入TSV通孔供電，支持HBM4集成，信號傳輸速度達32Gb/s，兼容UCIe 2.0協議，可滿足AI系統多芯片互聯需求。

在3D封裝領域，Foveros技術實現不同工藝、功能芯片的垂直堆疊，提供高度靈活性，支持設計人員混合搭配各類芯片模塊，在提升性能的同時降低功耗。

從英特爾的先進封裝技術發(fā)展路線圖能看到，其先進封裝主要關注互連密度、功率效率和可擴展性三個方面。從Foveros到混合鍵合技術，英特爾逐漸實現凸點間距越來越小，使系統擁有更高的電流負載能力、更好的熱性能。

此外，英特爾在玻璃封裝和CPO（共封裝光學）領域也在積極探索。

其中，英特爾將玻璃封裝視為先進封裝核心方向，2023年已展示了首款功能齊全的玻璃封裝測試芯片，該技術可與Foveros Direct等先進封裝技術結合，并兼容EMIB-T架構，支撐超大型封裝及光學組件集成，計劃2025-2030年實現量產，還聯合行業(yè)廠商探索電光玻璃基板在400G及以上集成光學方案中的應用。

在CPO領域，英特爾依托EMIB技術構建CPO架構，將XPU與光學I/O芯片通過硅橋互連，搭配定制光纖陣列單元（FAU），采用有源耦合工藝降低損耗。

三星押注先進封裝，加速突圍

在先進封裝領域，三星圍繞不同應用場景與技術需求，構建了多維度技術布局并推進落地。

其中，三星電子以I-Cube和X-Cube為核心的技術體系，分別覆蓋2.5D和3D IC封裝領域。I-Cube技術細分為I-Cube S、I-Cube E以及衍生的H-Cube三種方案，通過不同的中介層設計滿足多樣化需求。

I-Cube S采用硅中介層作為核心連接載體，將邏輯芯片與HBM裸片水平集成在同一中介層上，實現高算力、高帶寬數據傳輸與低延遲特性。該技術優(yōu)勢體現在三大方面：一是在大尺寸中介層下仍能保持出色的翹曲控制能力；二是具備超低信號損失和高存儲密度特性；三是顯著優(yōu)化了熱效率控制。從結構上看，I-Cube S與臺積電的CoWoS-S技術相似，均采用“芯片-硅轉接板-基板”的三層架構，適用于對性能要求嚴苛的高端AI芯片場景。

I-Cube E采用“嵌入式硅橋+RDL中介層”的混合架構：在高密度互連區(qū)域部署硅橋以實現精細布線，其余區(qū)域則通過無硅通孔（TSV）結構的RDL中介層完成連接。這種設計既保留了硅橋的精細成像優(yōu)勢，又發(fā)揮了RDL中介層在大尺寸封裝中的靈活性。該技術與臺積電的CoWoS-L架構相近，借鑒了英特爾EMIB技術的核心思路，在平衡性能與成本方面更具優(yōu)勢。

H-Cube則是基于“硅中介層-ABF基板-HDI基板”的混合結構，通過將精細成像的ABF基板與高密度互連（HDI）基板結合，H-Cube可支持更大的封裝尺寸，布線密度較基礎版I-Cube S進一步提升。

不過從技術演進來看，H-Cube更偏向過渡性方案——隨著HDI基板布線能力的提升，ABF基板的中間層未來可能被省略，因此三星未將其作為獨立技術類別，而是歸入I-Cube體系下。

針對3D IC封裝，三星推出了X-Cube技術，通過TSV實現芯片間的垂直電氣連接，顯著提升系統集成度。根據界面連接方式的不同，X-Cube分為兩種類型：

• X-Cube (bump)：采用凸點（bump）連接上下芯片界面，技術成熟度高，適合對成本敏感的中高端應用。

• X-Cube (Hybrid Bonding)：采用混合鍵合技術實現界面連接，可大幅提升互連密度和熱傳導效率，是面向未來的高性能方案。

兩種方案結構框架一致，核心差異在于連接精度與性能表現，共同構成三星在3D封裝領域的技術儲備。

此外，依托自身在存儲領域的優(yōu)勢，三星推出SAINT技術體系，聚焦存儲芯片與邏輯芯片的協同封裝，通過創(chuàng)新3D堆疊方案，構筑獨特競爭力。目前細分為三大針對性方案：

• SAINT-S：專為SRAM設計的堆疊技術，優(yōu)化靜態(tài)隨機存取存儲器的集成效率；

• SAINT-L：面向邏輯芯片的堆疊方案，提升邏輯電路的垂直集成密度；

• SAINT-D：針對HBM內存與邏輯芯片的協同設計，采用垂直堆疊架構，將HBM芯片直接堆疊在CPU或GPU等處理器頂部。

值得強調的是，SAINT-D技術徹底改變了傳統2.5D封裝中通過硅中介層水平連接HBM與GPU的模式。它采用熱壓鍵合（TCB）工藝實現HBM的12層垂直堆疊，成功消除了對硅中介層的依賴，不僅簡化了結構，更帶來顯著性能提升。

通過SAINT技術體系的構建，三星有望進一步強化了存儲與邏輯芯片的協同封裝能力，為AI、高性能計算等領域提供了更高效率、更低功耗的集成解決方案，也為其在先進封裝賽道的競爭增添了關鍵籌碼。

三星加碼SoP技術，挑戰(zhàn)臺積電霸權

在先進封裝技術的下一代競爭中，三星電子還正在全力推進“SoP（System on Panel，面板級系統）”技術的商業(yè)化落地，直接對標臺積電的SoW和英特爾的EMIB工藝，爭奪下一代數據中心級AI芯片的制高點。

作為三星差異化競爭的核心抓手，SoP技術的核心創(chuàng)新在于采用415mm×510mm的超大尺寸長方形面板作為封裝載體，這一尺寸遠超傳統12英寸晶圓的有效利用面積。傳統晶圓級封裝受限于圓形晶圓形態(tài)，最大可集成的矩形模塊尺寸約為210mm×210mm，而三星SoP面板可輕松容納兩個此類模塊，甚至能生產240mm×240mm以上的超大型半導體模塊，為超大規(guī)模AI芯片系統提供了更大的集成空間。

技術架構上，SoP省去了傳統封裝所需的PCB和硅中介層，通過精細銅RDL實現芯片間的直接通信。這種設計不僅提升了集成度，還能降低封裝成本，尤其適配AI芯片和數據中心高性能計算場景的需求。三星在面板級封裝領域積累的FOPLP技術經驗，為SoP的研發(fā)提供了堅實基礎。

三星對SoP技術的押注，本質上是一場“錯位競爭”：在臺積電憑借CoWoS壟斷高端AI芯片封裝、英特爾依托EMIB搶占HPC市場的當下，通過SoP的尺寸與成本優(yōu)勢，打破現有技術格局，重塑先進封裝市場的競爭邏輯。若SoP技術成功量產，不僅能補齊三星“設計-制造-封裝”一體化服務的最后一塊短板，更能強化其客戶綁定能力——此前三星已斬獲特斯拉165億美元AI6芯片代工訂單，若SoP技術成熟，有望將封裝環(huán)節(jié)也納入合作范圍。

先進封裝，國產廠商從跟跑到并跑？

在國際頭部廠商主導高端封裝市場的同時，國內封測企業(yè)也正以“技術攻堅+產業(yè)鏈協同”為路徑，加速在先進封裝領域實現從跟跑到并跑的突破。

據Yole數據，2024年中國先進封裝市場規(guī)模達698億元，同比增長18.7%，以長電科技、華天科技、通富微電等為代表的國產先進封裝龍頭企業(yè)貢獻了核心增長動能，依托國內芯片設計產業(yè)需求，正通過技術突破和產能擴張，在2.5D/3D封裝、Chiplet集成等關鍵領域持續(xù)發(fā)力，成為國內半導體產業(yè)鏈補鏈強鏈的重要力量。

長電科技：國產先進封裝“領頭羊”

作為國內封測市占率第一的企業(yè)，長電科技2025年上半年實現營業(yè)收入186.05億元，同比增長20.14%，在汽車電子、高性能計算等高端應用領域表現突出。

長電科技以自主開發(fā)的“XDFOI Chiplet平臺”為核心基礎，構建了一套覆蓋2.5D、3D等多維異構集成場景的先進封裝體系。該平臺采用Fan-Out封裝技術，集成高密度RDL和μBump等關鍵工藝，支持多顆Chiplet芯片在有機基板上實現高帶寬、低延遲的互連。通過引入薄型化中介層和局部硅橋技術，XDFOI平臺可在封裝內部實現50μm以下厚度的中介層與40μm微凸點間距，顯著提升系統集成密度與散熱性能，廣泛應用于高性能計算、人工智能加速器和高端網絡芯片等領域，目前已進入穩(wěn)定量產階段，成為支撐先進制程延續(xù)和異質集成的重要解決方案。

長電科技的技術布局廣泛而深入。2025年上半年在玻璃基板、CPO光電共封裝、大尺寸FCBGA等關鍵技術上也取得了突破性進展。此外，在半導體封裝結構領域，長電科技還公布了“半導體封裝結構及其形成方法”專利，提高了玻璃基板上表面的第一互連結構的布線密度。

市場布局方面，長電科技2025年上半年汽車電子業(yè)務同比增長34.2%，工業(yè)及醫(yī)療領域同比增長38.6%。其位于上海臨港的車規(guī)芯片封裝測試工廠已完成主體建設并進入內部裝修階段，投產準備工作有序推進。

通富微電：

深度綁定頭部客戶的技術領先者

通富微電憑借與AMD的深度合作關系，在AI和HPC領域的先進封裝布局具有獨特優(yōu)勢。2025年上半年，公司實現營業(yè)收入130.38億元，同比增長17.67%，實現歸母凈利潤4.12億元，同比增長27.72%。

技術方面，通富微電在大尺寸FCBGA開發(fā)方面取得重要進展，其中大尺寸FCBGA已進入量產階段，超大尺寸FCBGA已預研完成并進入正式工程考核階段。公司還解決了超大尺寸下的產品翹曲和散熱問題。

近期，通富微電獲得了一項“扇出型封裝方法”發(fā)明專利授權，能夠降低芯片翹曲的概率并提高扇出型器件的散熱效果。今年以來，通富微電新獲得專利授權18個，較去年同期增加了28.57%。同時，在玻璃基板先進芯片封裝技術方面，通富微電也取得了重要進展，基于玻璃基板的先進芯片封裝技術已成功通過階段性可靠性測試。

此外，通富微電還依托與國內頭部芯片設計公司的深度協同，實現CPU與AI加速芯粒的互聯，在Chiplet與先進測試領域形成特色優(yōu)勢。

通富微電與國內大廠的合作，在證明其技術實力的同時，也標志著中國半導體從“追趕制程”轉向“封裝破局”。通過Chiplet技術將成熟制程芯粒高密度集成，在算力層面實現對國際巨頭的彎道超車，為AI、服務器等高端芯片國產化提供關鍵技術支撐

華天科技：專注自研的追趕者

華天科技正通過大力研發(fā)投入和產能擴張，加速在先進封裝領域的布局。2025年上半年，公司開發(fā)完成ePoP/PoPt高密度存儲器及應用于智能座艙與自動駕駛的車規(guī)級FCBGA封裝技術，2.5D/3D封裝產線完成通線。

2025年8月，華天科技宣布設立子公司南京華天先進封裝有限公司，主營2.5D/3D等先進封裝測試業(yè)務，這一舉措顯示了其搶占高端市場的決心。

此外，華天科技在CPO封裝技術領域也取得進展。據報道，其CPO封裝技術關鍵單元工藝開發(fā)正在進行之中。同時，其FOPLP封裝完成多家客戶不同類型產品驗證，已通過客戶可靠性認證。

市場拓展方面，華天科技的汽車電子和存儲器訂單大幅增長，聚焦先進封裝技術突破與產能擴張，為高性能計算、人工智能及車載芯片提供關鍵支持。

此外，還有廈門云天半導體、湖南越摩先進半導體與合肥矽邁微電子等諸多國內企業(yè)聚焦先進封裝賽道，為行業(yè)發(fā)展助力賦能，分別在晶圓級封裝、系統級集成與基板級扇出技術方面形成了差異化布局。

據了解，云天半導體聚焦晶圓級三維封裝（WLP）、扇出型封裝及TGV轉接板等前沿工藝，具備多尺寸晶圓制造能力，服務射頻、生物醫(yī)療等高附加值領域；越摩半導體依托深厚技術積累，提供從設計仿真到量產的SiP、fcBGA、Chiplet等先進封裝解決方案，覆蓋高性能計算、汽車電子等多元市場；矽邁微電子則憑借自主專利建成國內首條基板扇出型封裝產線，在CSP、QFN、SIP等封裝形態(tài)上實現高集成、高可靠性產品落地。

從整體發(fā)展態(tài)勢來看，國內封測企業(yè)立足各自聚焦的細分賽道，在優(yōu)勢領域持續(xù)深耕突破，以“多點發(fā)力、協同共進”的態(tài)勢，共同驅動中國半導體先進封裝技術的自主創(chuàng)新升級與產業(yè)規(guī)�；瘧寐涞�。

灣芯展2025，

國產先進封裝技術“秀肌肉”

在全球先進封裝技術快速演進、市場格局深刻變革的背景下，2025灣區(qū)半導體產業(yè)生態(tài)博覽會（灣芯展）將于10月15-17日在深圳會展中心（福田）隆重舉辦。本屆展會將聚焦先進封裝賽道，成為洞察全球封裝技術趨勢的重要窗口。

灣芯展既是封裝企業(yè)展示創(chuàng)新成果與新品的舞臺，也是全球行業(yè)領袖與專家共商市場前景與發(fā)展策略的高端平臺。在先進封裝領域，華天科技、云天半導體、天芯互聯、越摩先進半導體、矽邁微電子等代表性企業(yè)將齊聚現場，集中展現其在Chiplet、晶圓級封裝、2.5D/3D封裝、系統集成等方向的技術實力與最新突破。

同期舉辦的先進封裝論壇將圍繞先進封裝工藝與材料、Chiplet與異構集成、光電芯片等熱點議題展開深度探討。來自全球的行業(yè)精英與學者將分享見解，推動產業(yè)鏈協同與技術突破。

對國產封測企業(yè)而言，灣芯展是展示自身實力的重要契機。展會也將聚焦中國半導體市場復蘇、AI算力芯片需求增長等關鍵議題，為企業(yè)把握風向、布局未來提供前瞻指引。

半導體行業(yè)觀察&灣芯展

邊緣AI賦能硬件未來創(chuàng)新論壇

2025.10.15

深圳會展中心（福田）

9:00-9:50

觀眾簽到入場

9:50-10:00

開幕致辭

深芯盟

執(zhí)行秘書長 張建

10:00-10:20

面向個人智能體的端側大模型芯片

深港微電子學院

副院長 余浩教授

10:20-10:40

釋放端側AI潛力，NPU助力開啟硬件創(chuàng)新“芯”時代

安謀科技 Arm China

產品總監(jiān) 鮑敏祺

10:40-11:00

打造智算時代的新質生產力

深圳云天勵飛技術股份有限公司

副總裁 羅憶

11:00-11:20

AI賦能，揚帆出海

中國聯通

總監(jiān) 楊程

11:20-11:40

海外云計算與AI應用的made in china情懷

浪潮云

高級戰(zhàn)略總監(jiān) 張晟彬

11:40-12:00

創(chuàng)新 RISC-V 架構——鑄建新一代智算未來

阿里巴巴達摩院（杭州）科技有限公司

商務拓展負責任人 李玨

12:00-13:30

午休&抽獎

13:30-13:50

中國電信國際公司大灣區(qū)市場洞察

中國電信

信息科技客戶部總經理 張黎明

13:50-14:10

AI新時代下的“通推一體”處理器

知合計算技術（上海）有限公司

首席科學家 蘇中

14:10-14:30

大模型部署的規(guī)�；瘜嵺`

魔形智能科技（上海）有限公司

創(chuàng)始人 金琛

14:30-14:50

光計算系統重構智算基建新范式

光本位智能科技(上海)有限公司

產品與市場副總裁 姚金鑫

14:50-15:10

聯想凌拓半導體行業(yè)高效存儲解決方案

聯想凌拓科技有限公司

半導體部總經理 余曉丹

15:10-15:30

預見未來：大模型+工程智能賦能半導體未來工廠“制造革命”

深圳智現未來工業(yè)軟件有限公司

副總裁 朱軍

15:30-15:50

AI芯片測試技術發(fā)展與挑戰(zhàn)

工業(yè)和信息化部電子第五研究所

副主任 王之哲

15:50-16:20

圓桌&抽獎

**最終議程以現場為主

掃描下方二維碼即可報名

結語

據預測，2025年全球先進封裝市場規(guī)模預計達到569億美元，首次超過傳統封裝，2028年或能達到786億美元。

在此行業(yè)趨勢和復雜的國際貿易關系背景下，國產替代成為國內封測企業(yè)發(fā)展的重大機遇。封測作為中國大陸在半導體產業(yè)的強勢環(huán)節(jié)，頭部廠商在中高端先進封裝市場已占據一定份額。

未來，隨著本土AI算力芯片蓬勃發(fā)展，自主可控趨勢下高端先進封裝迎來發(fā)展機會。

國內產業(yè)鏈相關廠商通過全面布局、深度綁定和技術專注——正逐步縮小與國際頭部的差距，在全球半導體版圖上爭奪更多話語權。它們的共同目標是：為“后摩爾時代” 國內半導體產業(yè)鏈自主可控提供關鍵支撐，為中國半導體產業(yè)贏得下一個十年。

*免責聲明：本文由作者原創(chuàng)。文章內容系作者個人觀點，半導體行業(yè)觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業(yè)觀察對該觀點贊同或支持，如果有任何異議，歡迎聯系半導體行業(yè)觀察。

今天是《半導體行業(yè)觀察》為您分享的第4184期內容，歡迎關注。

加星標??第一時間看推送，小號防走丟

求推薦