3D NAND Basic

3D NAND

3D NAND，也被稱為垂直NAND（V-NAND），是一種非易失性閃存，其存儲單元垂直堆疊以增加存儲密度。如今的3D NAND芯片尺寸約為12毫米×6毫米，具體尺寸取決于其密度。傳統(tǒng)的3D NAND架構(gòu)包含一個帶有階梯結(jié)構(gòu)的單元陣列，以及與之相鄰的外圍晶體管。

3D NAND單元由多個組件構(gòu)成：W/TiN作為柵電極AlO和阻擋氧化層，用于控制帶隙并阻止電子移動硅氮化物(Silicon nitrate trapping layer)陷阱層，用于存儲電子隧穿氧化層(Tunneling oxide )中心的多晶硅通道(Poly channel)，用于在存儲單元串中實現(xiàn)電連接

橫向擴展需要減小階梯區(qū)域、外圍電路區(qū)域和狹縫區(qū)域的面積。階梯的作用是作為柵電極接觸的墊片。通過在寬度方向而不是長度方向放置更多接觸點，可以節(jié)省整體階梯長度。這種鋸齒形階梯結(jié)構(gòu)帶來了挑戰(zhàn)，例如需要進行深刻蝕并控制刻蝕輪廓，同時保持關(guān)鍵尺寸（CD）和刻蝕速率的均勻性。

橫向擴展的另一個機會在于外圍CMOS區(qū)域。Fab 正在將外圍晶體管移到存儲器陣列的下方或上方，目標是節(jié)省約10-15%的芯片面積。CMOS在陣列下（CMOS under array, CuA）的主要優(yōu)勢是制造成本更低且產(chǎn)量損失更小。在CuA中，CMOS結(jié)必須在單元形成之前制造。與CuA相比，CMOS在陣列上（CMOS over Array, CoA）的CMOS晶體管必須在單獨的硅片上制造。隨后，必須將兩片硅片鍵合在一起，以連接關(guān)鍵的金屬 Pad。

3D NAND擴展的第二種方法是垂直方向的擴展。這是通過增加更多的層對來實現(xiàn)的，但隨著高度和縱橫比的增加，這種方法成本越來越高。通過減小每層對的厚度，可以在相同的堆疊高度下容納更多的層。在減小堆疊高度時，去除硅氮化物以及在替換柵極工藝中用金屬填充空間的難度會逐漸增加。

隨著層對的增加，需要更厚的硬掩模沉積和刻蝕來進行后續(xù)處理。困難的是，更厚的硬掩模會增加整體堆疊高度，從而導(dǎo)致更高的縱橫比。在階梯形成之后，刻蝕出的區(qū)域需要用介電薄膜填充。這一過程是通過等離子體增強高縱橫比工藝（PE-HARP）介電間隙填充工藝完成的。這種薄膜具有非常高的沉積速率，應(yīng)力可調(diào)，并且與其他替代方案相比，在后續(xù)處理中收縮率最低。垂直擴展的下一個關(guān)鍵工藝是高縱橫比接觸的金屬間隙填充。在3D NAND中，化學(xué)氣相沉積鎢（W）被廣泛用于實現(xiàn)垂直方向上的許多連接。隨著堆疊高度的增加，這一金屬填充工藝面臨兩大挑戰(zhàn)。首先，深接觸具有桶形（barrel-shaped）輪廓。當接觸孔用鎢填充時，頂部可能會被掐斷，將腐蝕性氣體困在里面，這可能會在后續(xù)過程中損壞大部分芯片。這些金屬通常會在高拉應(yīng)力下生長，可能會使晶圓變形并破壞鄰近的結(jié)構(gòu)。

免責聲明：作者尊重知識產(chǎn)權(quán)、部分圖片和內(nèi)容來源于公開網(wǎng)絡(luò)，版權(quán)歸原撰寫發(fā)布機構(gòu)所有，如涉及侵權(quán)，請及時聯(lián)系刪除。

Reference: