關(guān)注我們 設(shè)為星標

1966年，羅伯特·登納德（1932年9月5日—2024年4月23日）在IBM托馬斯·沃森研究中心工作期間，首次提出通過單個金屬氧化物半導體（MOS）晶體管和電容器組合的結(jié)構(gòu)（1T/1C）存儲二進制數(shù)據(jù) 。這項突破性技術(shù)解決了當時存儲器速度慢、占用芯片面積大的問題，奠定了現(xiàn)代DRAM的技術(shù)基礎(chǔ)

1970 年，英特爾 1103 成為首款商業(yè)成功的 DRAM 芯片，也是半導體存儲器首次在價格、密度和邏輯級兼容性等核心指標上超越磁芯存儲器。

20 世紀 70 年代初，大多數(shù)數(shù)字系統(tǒng)仍在使用磁芯存儲器 —— 由手工布線的鐵氧體環(huán)構(gòu)成的密集網(wǎng)格。盡管磁芯存儲器能夠工作，但其體積龐大、成本高昂且制造過程高度依賴人工。若半導體存儲器想要取而代之，必須在性能上比肩磁芯存儲器，同時在成本上實現(xiàn)超越。

這正是 1970 年 10 月發(fā)布的英特爾 1103 的使命。該芯片由英特爾與霍尼韋爾的比爾?雷吉茨（Bill Regitz）和鮑勃?普羅布斯特（Bob Proebsting）合作開發(fā)，基于三晶體管（3T）動態(tài)單元設(shè)計，通過權(quán)衡復雜度和面積來提升可制造性。其首發(fā)價格僅 60 美元（約合每比特 1 美分），顯著低于磁芯存儲器。隨著良率提升，到 1973 年單芯片成本降至約 4 美元。

英特爾 1103 的陶瓷封裝版本 C1103。圖片（修改版）由托馬斯?阮（Thomas Nguyen）提供，基于維基共享資源（CC BY-SA 4.0）

盡管起步艱難，1103 仍成為首款廣泛應(yīng)用的半導體 DRAM，也是首個在技術(shù)和商業(yè)可行性上對磁芯存儲器形成實質(zhì)性挑戰(zhàn)的產(chǎn)品。到 1971 年，它已成為全球最暢銷的半導體存儲芯片。兩年內(nèi)，18 家主要計算機制造商中有 14 家 —— 包括惠普、DEC、霍尼韋爾和 CDC—— 采用了該芯片。

1103 的性能并非出類拔萃，但對許多邏輯級應(yīng)用而言已足夠快，尤其在小型機和大型機系統(tǒng)中。設(shè)計師們雖不鐘愛它，卻因經(jīng)濟因素而廣泛使用。

1103 的內(nèi)部架構(gòu)

從技術(shù)角度看，即便以 1970 年的標準衡量，1103 也不算激進。它采用 18 引腳雙列直插封裝，基于 8 微米 p-MOS 硅柵工藝，集成 1024 位（1024×1）存儲單元。每個存儲位的核心是三晶體管動態(tài)存儲單元：結(jié)構(gòu)簡潔緊湊，在搭配高性能讀出放大器時速度足夠。

內(nèi)部存儲陣列按 32×32 位組織，芯片使用 32 個讀出放大器一次讀取或刷新一整行數(shù)據(jù)。為刷新整個存儲器，系統(tǒng)需每兩毫秒訪問全部 32 行。實際應(yīng)用中，許多設(shè)計師采用突發(fā)刷新策略，通常一次性讀取整個陣列，以在刷新窗口內(nèi)重置所有動態(tài)單元。

英特爾 1103 的 DRAM 存儲單元。圖片由 Chrihern 提供，基于維基共享資源（CC BY-SA 3.0）

原生 1103 的 I/O 并不兼容 TTL 電平，它使用更高電壓（約 16 伏），且對時鐘時序、芯片使能重疊以及建立 / 保持時間裕量要求苛刻。這意味著需要在外部添加刷新邏輯，雖然增加了控制器設(shè)計的復雜度，但仍比管理磁芯存儲器的讀破壞操作和龐大物理空間更為簡便。

這些特性使得 1103 在未添加緩沖器或接口電路時難以與標準邏輯集成。盡管如此，其邏輯兼容性、可擴展性和可制造性仍使其超越磁芯存儲器，成為首批真正適用于系統(tǒng)內(nèi)存的 DRAM 之一。

設(shè)計師又愛又恨的芯片

1103 的早期采用者對其又愛又恨：時序要求嚴苛、建立保持裕量狹窄、刷新機制嚴格，控制信號稍有偏差就可能導致數(shù)據(jù)損壞。正如英特爾銷售經(jīng)理 A.C. “邁克”?馬庫拉（A.C. "Mike" Markkula）在 1973 年所言：“他們討厭它，但又離不開它?！?這句話道盡了 1103 的缺陷與不可抗拒的吸引力。

英特爾最初的硅片還面臨良率問題，芯片在實現(xiàn)大規(guī)模穩(wěn)定生產(chǎn)前經(jīng)歷了多次掩膜修訂（即“迭代”）。據(jù)后續(xù)回顧，直到第五版掩膜設(shè)計，1103 才實現(xiàn)可靠的規(guī)?；鲐洝榻档图呻y度，英特爾推出了 1103A，其改進了時序裕量，集成片上地址緩沖器，降低功耗，并實現(xiàn)了 TTL 兼容的輸入輸出。

英特爾將 1103 稱為 “磁芯存儲器統(tǒng)治地位的喪鐘”。圖片由英特爾提供

1103A 成為直接替代方案，極大簡化了內(nèi)存控制器設(shè)計并提升了采用率。隨著缺陷被逐一解決，系統(tǒng)廠商紛紛跟進 —— 惠普 9800 系列、DEC 的 PDP-11 以及多款霍尼韋爾小型機均將 1103/1103A 用作主內(nèi)存。英特爾迅速推出一系列支持 IC，進一步降低集成難度。

到 1973 年，磁芯存儲器的衰落與半導體 DRAM 的崛起已成為不可逆轉(zhuǎn)的趨勢。

DRAM 奠定基礎(chǔ)

英特爾 1103 最終證明，半導體存儲器不僅能在密度上擴展，還能在容量、成本和兼容性上實現(xiàn)突破。

盡管 1103 采用 3T 動態(tài)單元和 p-MOS 技術(shù)，卻為后續(xù)單晶體管 DRAM 單元（如英特爾 2104 和 20 世紀 70 年代中期的 4Kb n-MOS 芯片）奠定了基礎(chǔ)，更確立了 DRAM 沿用至今的發(fā)展范式。

對當代內(nèi)存系統(tǒng)設(shè)計者而言，1103 的啟示在于：最具顛覆性的設(shè)計未必是最優(yōu)雅的，而系統(tǒng)級的經(jīng)濟性往往比晶體管層面的完美更重要。

SoC 設(shè)計視頻/資料 申請